《Fab内部情况及缩写解释》由会员分享，可在线阅读，更多相关《Fab内部情况及缩写解释（29页珍藏版）》请在金锄头文库上搜索。
1、分享半导体制造、Fab 以及 Silicon Processing 的基本知识(想入此行当的朋友请先) 作者：core-logic 提交曰期：2005-12-26 15:34:00 最近天涯有不少的弟兄谈到半导体行业，以及 SMIC、Grace 等企业的相关信息。在许多弟兄迈进或者想要迈进这个行业之前，我想有许多知识和信息还是需要了解的。正在半导体制造业刚刚全面兴起的时候，我加入了 SMIC，在它的 Fab 里做了四年多。历经 SMIC 生产线建立的全部过程，认识了许许多多的朋友，也和许许多多不同类型的客户打过交道。也算有一些小小的经验。就着工作的间隙，把这些东西慢慢的写出来和大家共享。如果有
2、什么错误和不当的地方，请大家留贴指正。作者：fostershang回复曰期：2005-12-26 16:00:10 想问一下楼主，半导体行业要不要 Marketing 方面的人？呵呵，想转半导体做。作者：core-logic回复曰期：2005-12-26 16:12:53 从什么地方开始讲呢？就从产业链开始吧。有需求就有生产就有市场。市场需求（或者潜在的市场需求）的变化是非常快的，尤其是消费类电子产品。这类产品不同于 DRAM，在市场上总是会有大量的需求。也正是这种变化多端的市场需求，催生了两个种特别的半导体行业Fab 和 Fab Less Design House。我这一系列的帖子主要会讲
3、Fab，但是在一开头会让大家对 Fab 周围的东西有个基本的了解。像 Intel、Toshiba 这样的公司，它既有 Design 的部分，也有生产的部分。这样的庞然大物在半导体界拥有极强的实力。同样，像英飞凌这样专注于 DRAM 的公司，活得也很滋润。至于韩国三星那是个什么都搞的怪物。这些公司，他们通常都有自己的设计部门，自己生产自己的产品。有些业界人士把这一类的企业称之为 IDM。但是随着技术的发展，要把更多的晶体管集成到更小的 Chip 上去，Silicon Process的前期投资变得非常的大。一条 8 英寸的生产线，需要投资 78 亿美金；而一条 12 英寸的生产线，需要的投资达 1
4、215 亿美金。能够负担这样投资的全世界来看也没有几家企业，这样一来就限制了芯片行业的发展。准入的高门槛，使许多试图进入设计行业的人望洋兴叹。这个时候台湾半导体教父张忠谋开创了一个新的行业foundry。他离开 TI，在台湾创立了 TSMC，TSMC 不做 Design，它只为做 Design 的人生产 Wafer。这样，门槛一下子就降低了。随便几个小朋友，只要融到少量资本，就能够把自己的设计变成产品，如果市场还认可这些产品，那么他们就发达了。同一时代，台湾的联华电子也加入了这个行当，这就是我们所称的 UMC，他们的老大是曹兴诚。题外话，老曹对七下西洋的郑和非常钦佩，所以在苏州的 UMC 友好
5、厂（明眼人一看就知道是 UMC 在大陆偷跑）就起名字为“和舰科技” ，而且把厂区的建筑造的非常有个性，就像一群将要启航的战船。在 TSMC 和 UMC 的扶植下，Fab Less Design House 的成长是非常可观的。从 UMC 中分离出去的一个小小的 Design Group 成为了著名的“ 股神”联发科。当年它的 VCD/DVD 相关芯片红透全世界，股票也涨得令人难以置信。我认识一个台湾人的老婆，在联发科做 Support 工作，靠它的股票在短短的四年内赚了 2 亿台币，从此就再也不上班了。Fab Less Design House 的成功让很多的人大跌眼镜。确实，单独维持 Fab
6、 的成本太高了，所以很多公司就把自己的 Fab 剥离出去，单独来做 Design。Foundry 专注于 Wafer 的生产，而 Fab Less Design House 专注于 Chip 的设计，这就是分工。大家都不能坏了行规。如果 Fab Less Design House 觉得自己太牛了，想要自建 Fab 来生产自己的 Chip，那会遭到 Foundry 的抵制，像 UMC 就利用专利等方法强行收购了一家 Fab Less Design House 辛辛苦苦建立起来的 Fab。而如果 Foundry 自己去做Design，那么 Fab Less Design House 就会心存疑惑究
7、竟自己的 Pattern Design 会不会被对方盗取使用？结果导致 Foundry 的吸引力降低，在产业低潮的时候就会被 Fab Less Design House 抛弃。总体来讲，Fab Less Design House 站在这个产业链的最高端，它们拥有利润的最大头，它们投入小，风险高，收益大。其次是 Foundry(Fab)，它们总能拥有可观的利润，它们投入大，风险小，受益中等。再次是封装测试（Package&Testing） ，它们投入中等，风险小，收益较少。当然，这里面没有记入流通领域的分销商。事实上分销商的收益和投入是无法想象和计量的。我认识一个分销商，他曾经把 MP3 卖到了
8、 50%的利润，但也有血本无归的时候。所以 Design House 是“ 三年不开张，开张吃三年。 ”而 Fab 和封装测试则是赚个苦力钱。对于 Fab 来讲，同样是 0.18um 的 8 英寸 Wafer，价格差不多，顶多根据不同的 Metal 层数来算钱，到了封装测试那里会按照封装所用的模式和脚数来算钱。这样 Fab 卖 1200 美元的 Wafer 被 Designer 拿去之后，实际上卖多少钱就与 Fab 它们没有关系了，也许是10000 美元，甚至更高。但如果市场不买账，那么 Design House 可能就直接完蛋了，因为它的钱可能只够到 Fab 去流几个 Lot 的。我的前老板
9、曾经在台湾 TSMC 不小心 MO，结果跑死掉一批货，结果导致一家 Design House 倒闭。题外话 Fab 的小弟小妹看到动感地带的广告都气坏了，什么“ 没事 MO一下”，这不找抽吗？没事 MO（Miss Operation）一下，一批货 25 片损失两万多美元，奖金扣光光，然后被 fire。在 SMIC，我带的一个工程师 MO，结果导致一家海龟的 Design House 直接关门放狗。这个小子很不爽的跳槽去了一家封装厂，现在混得也还好。所以现在大家对 Fab 的定位应该是比较清楚的了。Fab 有过一段黄金时期，那是在上个世纪九十年代末。TSMC 干四年的普通工程师一年的股票收益相当
10、于 100 个月的工资（本薪） ，而且时不时的公司就广播， “总经理感谢大家的努力工作，这个月加发一个月的薪水。 ”但是过了 2001 年，也就是 SMIC 等在大陆开始量产以来，受到压价竞争以及市场不景气的影响，Fab 的好时光就一去不复返了。高昂的建厂费用，高昂的成本折旧，导致连SMIC 这样产能利用率高达 90%的 Fab 还是赔钱。这样一来，股票的价格也就一落千丈，其实不光是 SMIC，像 TSMC、UMC 的股票价格也大幅下滑。但是已经折旧折完的 Fab 就过得很滋润，比如先进（ ASMC） ，它是一个 5 英寸、6 英寸的 Fab，折旧早完了，造多少赚多少，只要不去盖新厂，大家分分
11、利润，曰子过的好快活。所以按照目前中国大陆这边的状况，基本所有的 Fab 都在盖新厂，这样的结论就是：很长的一段时间内，Fab 不会赚钱，Fab 的股票不会大涨，Fab 的工程师不会有过高的收入。虽然一直在亏本，但是由于亏本的原因主要是折旧，所以 Fab 总能保持正的现金流。而且正很多。所以结论是：Fab 赔钱，但绝对不会倒闭。如果你去 Fab 工作，就不必担心因为工厂倒闭而失业。下面讲讲 Fab 对人才的需求状况。Fab 是一种对各类人才都有需求的东西。无论文理工，基本上都可以再 Fab 里找到职位。甚至学医的 MM 都在 SMIC 找到了厂医的位置。很久以前有一个 TSMC 工程师的帖子，
12、他说 Fab 对人才的吸纳是全方位的。 （当然坏处也就是很多人才的埋没。 ）有兴趣的网友可以去找来看看。一般来讲，文科的毕业生可以申请 Fab 厂的 HR，法务，文秘，财会，进出口，采购，公关之类的职位。但是由于是 Support 部门这些位置的薪水一般不太好。那也有些厉害的MM 选择做客户工程师（CE）的，某些 MM 居然还能做成制程工程师，真是佩服啊佩服。理工科的毕业生选择范围比较广：计算机、信息类的毕业生可以选择作 IT，在 Fab 厂能够学到一流的 CIM 技术，但是由于不受重视，很多人学了本事就走人先了。工程类的毕业生做设备(EE)的居多，一般而言，做设备不是长久之计。可以选择做几年
13、设备之后转制程，或者去做厂商（vendor） ，钱会比较多。当然，也有少数人一直做设备也发展得不错。比较不建议去做厂务。材料、物理类的毕业生做制程(PE)的比较多，如果遇到老板不错的话，制程倒是可以常做的，挺两年，下面有了小弟小妹就不用常常进 Fab 了。如果做的不爽，可以转 PIE 或者 TD，或者厂商也可以，这个钱也比较多。电子类的毕业生选择做制程整合，也就是 Integration（PIE）得比较多，这个是在Fab 里主导的部门，但如果一开始没有经验的话，容易被 PE 忽悠。所以如果没有经验就去做 PIE 的话，一定要跟着一个有经验的 PIE，不要管他是不是学历比你低。所有硕士或者以上的
14、毕业生，尽量申请 TD 的职位，TD 的职位比较少做杂七杂八的事情。但是在工作中需要发挥主动性，不然会学不到东西，也容易被 PIE 之类的人骂。将来有兴趣去做封装、测试的人可以选择去做产品工程师（PDE） 。有兴趣向 Design 转型的人可以选择去做 PIE 或者 PDE。喜欢和客户打交道的人可以选择去做客户工程师 CE，这个位置要和 PIE 搞好关系，他们的 Support 是关键。有虐待别人倾向，喜欢看着他人无助神情的人可以考虑去做 QE。QE 的弟兄把PIE/PE/EE/TD/PDE 之类的放挺简直太容易了。：）其他的想到再说。下面分部门简单介绍一下 Fab 的工种。作者：core-l
15、ogic回复曰期：2005-12-26 21:49:35 先转贴一些词汇表，免得到时候冒些个专有名词大家不好理解：1 Active Area 主动区（工作区） 主动晶体管（ACTIVE TRANSISTOR）被制造的区域即所谓的主动区（ACTIVE AREA） 。在标准之 MOS 制造过程中 ACTIVE AREA 是由一层氮化硅光罩即等接氮化硅蚀刻之后的局部场区氧化所形成的，而由于利用到局部场氧化之步骤，所以 ACTIVE AREA 会受到鸟嘴（BIRDS BEAK）之影响而比原先之氮化硅光罩所定义的区域来的小，以长 0.6UM 之场区氧化而言，大概会有 0.5UM 之 BIRDS BEAK
16、存在，也就是说 ACTIVE AREA 比原在之氮化硅光罩所定义的区域小 0.5UM。 2 ACTONE 丙酮 1. 丙酮是有机溶剂的一种，分子式为 CH3COCH3。2. 性质为无色，具刺激性及薄荷臭味之液体。3. 在 FAB 内之用途，主要在于黄光室内正光阻之清洗、擦拭。4. 对神经中枢具中度麻醉性，对皮肤黏膜具轻微毒性，长期接触会引起皮肤炎，吸入过量之丙酮蒸汽会刺激鼻、眼结膜及咽喉黏膜，甚至引起头痛、恶心、呕吐、目眩、意识不明等。5. 允许浓度 1000PPM。 3 ADI 显影后检查 1.定义：After Developing Inspection 之缩写 2.目的：检查黄光室制程；光阻覆盖对准曝光显影。发现缺点后，如覆盖不良、显影不良等即予修改，以维护产品良率、品质。3.方法：利用目检、显微镜为之。 4 AEI 蚀刻后检查 1. 定义：AEI 即 After Etching Inspection，在蚀刻制程光阻去除前及光阻去除后，分别对产品实施全检或抽样检
