pld发展概述

上传人:876****10 文档编号:147297368 上传时间:2020-10-08 格式:PPT 页数:37 大小:2.10MB
返回 下载 相关 举报
pld发展概述_第1页
第1页 / 共37页
pld发展概述_第2页
第2页 / 共37页
pld发展概述_第3页
第3页 / 共37页
pld发展概述_第4页
第4页 / 共37页
pld发展概述_第5页
第5页 / 共37页
点击查看更多>>
资源描述

《pld发展概述》由会员分享,可在线阅读,更多相关《pld发展概述(37页珍藏版)》请在金锄头文库上搜索。

1、FPGA原理与设计,超大规模集成 (Very Large Scale Integration :VLSI) 电路是一种将大量晶体管组合到单一芯片的集成电路,其集成度大于大规模集成电路。 计算机里的控制核心微处理器就是超大规模集成电路的最典型实例。,数字集成电路分类,FPGA设计流程,FPGA设计方法,层次化设计是VLSI 设计中最广泛使用的方法,硬件描述语言是VLSI系统设计中开展层次化设计的理想工具。 自顶向下的设计:一个系统的描述可以从最高抽象的结构依此向下到达最基本的逻辑门或者开关。,PLD,PLD :Programmable Logic Devices 可编程逻辑器件(PLD) 是近几

2、年来大规模集成电路发展最快的产品。PLD将在今后相当长的时间内发挥更广泛作用。 PLD的应用将大大简化大规模集成电路设计流程,缩短设计周期,同时设计成本和制造成本将进一步降低。,PLD设计,以计算机为工作平台,以相关设计软件工具为开发环境,以硬件描述语言HDL为设计语言,以PLD器件为载体,以ASIC或者SOC芯片为设计目标的电子产品自动化设计过程。,学好PLD设计的几个要求,要熟悉PLD器件的内部结构,要了解可编程逻辑器件的基本原理 要了解层次化的设计思想,在了解PLD器件硬件结构基础上了解综合的意义。 要了解PLD设计的服务对象。 数字逻辑知识是根本。,FPGA原理与设计课程安排,PLD器

3、件介绍 开发平台介绍:MAX PLUS II HDL硬件设计语言介绍:VHDL VHDL语言深入介绍 CPLD/FPGA器件相关硬件电路介绍 实验,20世纪70年代,熔丝编程的PROM和PLA器件是最早的可编程逻辑器件。 20世纪70年代末,对PLA进行改进,推出了PAL器件。 20世纪80年代初,发明了电可擦写的GAL器件。 20世纪80年代中期,Xilinx公司提出了现场可编程的概念,推出了第一片FPGA。 20世纪80年代末,Lattice公司推出了系列CPLD器件。 20世纪90年代后期,可编程器件集成电路技术进入了飞速发展阶段,可用逻辑门数超过百万,并出现了内嵌复杂功能的模块(如加法

4、器,乘法器,RAM,CPU,DSP,PLL)。,PLD器件的发展历程,生产PLD器件的主要企业,Lattice公司:ispLSI、ispMACH等CPLD系列以及EC、ECP等FPGA系列。 Xilinx公司: CoolRunner、XC9500等CPLD系列以及XC4000、Spartan以及Virtex等FPGA系列。 Altera公司:MAX、FLEX、APEX、ACEX,Cyclone以及MAX2,Cyclone2系列 Actel公司:,三大可编程逻辑器件公司样片,PLD器件分类,从集成度区分: 低密度PLD器件和高密度PLD器件。 从编程结构上区分: “与-或阵列”式和“SRAM查找

5、表” 式 从编程工艺上区分: 熔丝型,反熔丝型,EPROM型,EEPROM型,SRAM型和FLASH型,PLD器件结构介绍,低密度PLD器件结构介绍 CPLD器件结构介绍 FPGA器件结构介绍,与或阵列,常用门电路在PLD中的表示法 (a)与门;(b)或门;(c)输入缓冲器;(d)三态输出缓冲器;(e)非门,基本PROM结构,基本PLA结构,基本PAL结构,基本GAL结构,GAL器件宏单元结构,低密度PLD器件比较,高密度PLD器件,CPLD FPGA,Altera的MAX7000系列主要包括,逻辑阵列块(Logic Array Block LAB) 宏单元(Macro Cell) 扩展/并行

6、乘积项 可编程连线阵列 (Programmable Interconnect Array PIA) IO控制块,Altera MAX7000 系列 结构图,可编程内连矩阵PIA(Programmable Interconnection Array),I/O控制块 每个I/O引脚允许三种工作方式:,1.输入方式,2.输出方式,3.双向工作方式,宏单元(MacroCell),扩展乘积项,包括共享扩展乘积项和并联扩展乘积项,1.共享扩展乘积项:,2.并联扩展乘积项:,并联扩展乘积项是一些宏单元没有使用的乘积项可以分配到邻近单元使用。 使有的宏单元最多可达20个乘积项,而这其中5个乘积项由本宏单元提供 ,其他15个并联扩展乘积项是由邻近的宏单元提供的。,Altera的FLEX10K系列主要包括,嵌入式阵列块(EAB) 逻辑阵列块(LAB) 逻辑单元(LE) 快速通道(FT) I/O单元,FPGA基本结构,Altera FLEX10K 系列 结构图,IO结构(IOE),Altera MAXFLEX10K 系列 逻辑单元(LE),查找表结构(LUT),CPLD和FPGA器件的比较,教材和推荐参考书,VHDL教程 (巴斯克尔),EDA技术与VHDL (潘松),VHDL实用教程 (潘松),

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 行业资料 > 其它行业文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号