计算机组成第2次作业答案-

上传人:心**** 文档编号:147277280 上传时间:2020-10-08 格式:DOC 页数:5 大小:46.13KB
返回 下载 相关 举报
计算机组成第2次作业答案-_第1页
第1页 / 共5页
计算机组成第2次作业答案-_第2页
第2页 / 共5页
计算机组成第2次作业答案-_第3页
第3页 / 共5页
计算机组成第2次作业答案-_第4页
第4页 / 共5页
计算机组成第2次作业答案-_第5页
第5页 / 共5页
亲,该文档总共5页,全部预览完了,如果喜欢就下载吧!
资源描述

《计算机组成第2次作业答案-》由会员分享,可在线阅读,更多相关《计算机组成第2次作业答案-(5页珍藏版)》请在金锄头文库上搜索。

1、第 2 次作业:第 3 章 3 题、第 4 章 3 题、第 5 章 4 题 第 3 章 1. 虚拟存储器可看作是一个容量非常大的 存储器,有了它,用户无需考虑所编程序在 中是否放得下或放在什么位置等问题。B A. 逻辑,辅存B. 逻辑,主存C. 物理,辅存D. 物理,主存 2. 请比较虚拟存储器和Cache 这两种存储系统的相似之处和主要区别。 相似之处:从原理角度,即两者所使用的地址变换及映射方法和替换策略,是相同的, 都基于程序局部性原理。把程序中最近常用的部分驻留在高速的存储器中;一旦这部分变得不常用了,把它们送回到低速的存储器中;这种换入换出是由硬件或操作系统完成的,对用户是透明的;力

2、图使存储系统的性能接近高速存储器,价格接近低速存储器。 主要区别:在虚拟存储器中未命中的性能损失,要远大于 Cache 系统中未命中的损失。cache-主存层次的控制完全由硬件实现,对各类程序员是透明的;而虚拟存储器的控制是软硬相结合. 3. 假设主存只有 a,b,c 三个页框,组成 a 进 c 出的 FIFO 队列,进程访问页面的序列是8,4,5,6,4,8,6,4,8,8,2,5 号。用列表法求采用 FIFO+LRU 替换策略时的命中率。 解答: 求解表格如下所示 页面访问序列 8 4 5 6 4 8 6 4 8 8 2 5 命中率a 8 4 5 6 4 8 6 4 8 8 2 5 5/1

3、2= 41.67%b 8 4 5 6 4 8 6 4 4 8 2 c 8 4 5 6 4 8 6 6 4 8 命中 命中命中命中命中 第 4 章 1. 堆栈是一种特殊的数据寻址方式,基于 原理。BC A. FIFOB. FILOC. LIFOD. LILO 2. 堆栈寻址方式中,设 A 为累加器,SP 为堆栈指示器,MSP 为 SP 指示的栈顶单元。如果进栈操作的动作顺序是(A)MSP,(SP)-1SP,那么出栈操作的动作顺序应为 D。A.(SP)-1SP,(MSP)AB.(MSP)A,(SP)-1SP C.(MSP)A,(SP)+1SPD.(SP)+1SP,(MSP)A 3. 某微机的指令格

4、式如下所示: OP:操作码; D:位移量; X:寻址特征位, X=00:直接寻址; X=01:用变址寄存器X1进行变址; X=10:用变址寄存器X2进行变址; X=11:相对寻址。 设(PC)=1234H,(X1)=0037H,(X2)=1122H,请确定下列指令的有效地址。 (1)1284H(2)4323H(3)6725H(4)4446H (1)1284H = 000100 10 10000100 B X=10,D=84H,是 X2 变址寻址,有效地址 E=(X2)+D=1122H+84H=11A6H (2)4323H = 010000 11 00100011 B X=11,D=23H,是相

5、对寻址,有效地址 E=(PC)+D=1234H+23H=1257H (3)6725H = 011001 11 00100101 B X=11,D=25H,是相对寻址,有效地址 E=(PC)+D=1234H+25H=1259H (4)4446H = 010001 00 01000110 B X=00,D=46H,是直接寻址,有效地址 E=D=46H第 5 章1. 中央处理器包括 ABD。 A. 运算器 B. 控制器 C. 主存储器 D. Cache 2. 在CPU 中,指令寄存器用来保存 。A 5A.当前指令 B.当前指令的地址C.下一条指令D.下一条指令的地址 3. 参见如图所示的数据通路,I

6、R 为指令寄存器,PC 为程序计数器(具有自增功能),M 为主存(受 R/W 信号控制),AR 为地址寄存器,DR 为数据缓冲寄存器,ALU 由+、-控制信号决定完成何种操作,控制信号 G 控制的是一个门电路。另外,线上标注有控制信号,例如 Yi 表示 Y 寄存器的输入控制信号,R1o 为寄存器 R1 的输出控制信号,未标字符的线为直通线,不受控制。存数指令“STA R1, (R2)”的含义是将寄存器 R1 的内容传送至(R2)为地址的主存单元中,请画出其指令周期流程图,并列出相应微操作控制信号序列。A总线R0R1R2R30oR3oB总线PCARSTA R1, (R2)(R1) (R2)PCo

7、, G, ARiMDRR/W = RDRo, G, IRiR1DRR2o, G, ARiR1o, G, DRiR/W = W4. 指令流水线有取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回(WB) 5 个过程段,共有 15 条指令连续输入此流水线。 (1) 画出流水处理的时空图。 (2) 假设时钟周期为 150ns,求流水线的实际吞吐率(单位时间里执行完毕的指令数)。 解答: (1) S I1 I2 I3 I4 I5 I6 I7 I8 I9 I10I11 WB 1 2 3 4 5 6 7 8 9 10 11 MEM 1 2 3 4 5 6 7 8 9 10 11 12 EX 1 2 3 4 5 6 7 8 9 10 11 12 13 ID 1 2 3 4 5 6 7 8 9 10 11 12 13 14 IF 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 12345678910 11 1213 1415T或 在 15 个周期内,共输入 15 条指令,输出 11 条指令, 则吞吐率 = 11/(15x150ns) = 11/(15x150x10-9s) =4.89x106 条指令/秒 = 4.89MIPS

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 中学教育 > 高考

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号