《基于FPGA的数字秒表的设计》由会员分享，可在线阅读，更多相关《基于FPGA的数字秒表的设计（38页珍藏版）》请在金锄头文库上搜索。
1、 本科毕业论文（设计）题目基于FPGA的数字秒表的设计学生姓名庞建铿学 号2008110241系 名 物理与电子信息工程系专业年级2008级（1）班指导教师许发翔职 称 助教单位 百色学院辅导教师职 称单位完成日期2012年05月20日目录百色学院本科毕业论文（设计）任务书I百色学院本科毕业论文（设计）开题报告II百色学院本科毕业论文（设计）中期自查表V摘要1关键字1Abstract1第一章 绪论21.1课题背景21.2硬件描述语言VHDL31.2.1 VHDL的简介31.2.2 VHDL语言的特点41.2.3 VHDL的设计流程41.3数字秒表设计的要求51.4数字秒表设计的目的5第二章 设
2、计思想与方法论证52.1设计思想52.1.1方案一：采用74LS163和CD4046设计秒表62.1.2方案二：基于单片机的数字秒表的设计62.1.3方案三：基于FPGA的数字秒表的设计62.2论证分析7第三章 系统设计73.1 系统的总体设计83.2 FPGA内部各单元模块设计与仿真93.2.1分频电路模块93.2.2去抖电路模块103.2.3计数电路模块123.2.4译码显示电路模块13第四章 硬件模块介绍144.1 FPGA的简介144.2 CD4511的简介15第五章 硬件调试165.1 Quartus II的简介165.2 硬件电路的设计与调试175.2.1手工检测185.2.2程序
3、检测185.2.3电路组装与调试195.3软件调试195.4注意事项195.4.1在FPGA芯片上调试过程195.4.2程序检测195.5系统性能测试205.5.1测试内容205.5.2实现功能205.6调试过程发现的问题与解决方法20结论21致谢22参考文献23附录一：数字秒表实物图24附录二：数字秒表源程序25百色学院本科毕业论文（设计）诚信保证书30百色学院本科毕业论文（设计）任务书题目名称基于FPGA的数字秒表的设计学生姓名庞建铿所学专业电子信息工程班 级电本08级1班指导教师姓名许发翔所学专业电子科学与技术职 称助教完成期限15周1.毕业论文（设计）主要内容或主要技术指标本题目要求学
4、生使用FPGA芯片设计的数字秒表。FPGA是一种新兴的高密度大规模可编程逻辑器件,它具有门阵列的高密度和PLD器件的灵活性和易用性,目前已成为一类主要的可编程器件。FPGA器件作为系统控制的核心，其灵活的现场可更改性，可再配置能力，对系统的各种改进非常方便，在不更改硬件电路的基础上还可以进一步提高系统的性能。基本要求：在PC机上以Quartus II 软件为设计平台，运用VHDL硬件描述语言在实验开发板上实现秒表的整体设计。计数字秒表计时范围为0. 1秒12小时，首先需要获得一个比较精确的计时基准信号，这里是周期为1/10 s的计时脉冲。其次，除了对每一计数器需设置清零信号输入外，还需在6个计
5、数器设置时钟使能信号，即计时允许信号，以便作为秒表的计时起停控制开关。因此秒表可由1个分频器、4个十进制计数器 (1/10秒、1秒、1分、1时)以及3个六进制计数器(10秒、10分、10时)组成，（注意：制作实物，元件费及论文打印费个人自理）2.毕业论文（设计）基本要求（1）认真做好文献查阅工作；（2）认真学习相关电子设计软件，并熟练操作；（3）文章应用多用图形、图表、公式、数据、过程等来体现内容；（4）认真撰写论文。要按学科标准和论文写作要求规范地撰写论文，要独立自主的完成，坚决杜绝弄虚作假、抄袭剽窃等现象； （5）认真填写百色学院本科毕业论文（论文）进展情况记录表（学生用）、百色学院本科毕
6、业论文（设计）中期自查表（学生用）、百色学院本科毕业论文（设计）答辩提纲（学生用）等文件。3.毕业论文（设计）进度安排（1）2011年12月下旬：做好课题调研工作，查阅相关文献，初步制定实验方案，撰写开题报告，进行开题答辩；（2）2012-01至2012-03 实验阶段。围绕所研究课题，对实验方案进行论证和修改，进行实验，并于3月底撰写出毕业论文初稿。（3）2012-4至2012-05 补充必要的实验，对论文进行修改。（4）2012-05至2012-06 修改论文，答辩。答辩后根据答辩专家组意见再修改，提交最终版。指导教师签名：许发翔 2011 年 12 月 12 日百色学院本科毕业论文（设计
7、）开题报告学号2008110241学生姓名庞建铿系 名物理与电信工程系专业年级电子信息工程08级指导教师许发翔职称助教论文（设计）题目基于FPGA的数字秒表的设计一、本论题课题背景及研究意义：课题背景：当前电子系统的设计正朝着速度快，容量大，体积小，质量轻，用电省的方向发展。推动该潮流迅速发展的决定性因素就是使用了现代化的EDA设计工具。EDA是电子设计自动化(Electronic Design Automation)的缩写，是90年代初，从CAD（计算机辅助没计）、CAM（算机辅助制造）、CAT(计算机辅助测试)和CAE(计算机辅助工程)的概念发展而来的。EDA技术就是以计算机为工具，在ED
8、A软件平台上，对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑行局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。设计者的工作仅限于利用软件的方式，即利用硬件描述语言来完成对系统硬件功能的描述，在EDA工具的帮助下就可以得到最后的设计结果。尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。EDA技术中最为瞩目的功能，即最具现代电子设计技术特征的功能就是日益强大的逻辑设计仿真测试技术。EDA仿真测试技术只需通过计算机就能对所设计的电子系统从各种不同层次的系统性能特点完成一系列准确的
9、测试与仿真操作，在完成实际系统的安装后还能对系统上的目标器件进行所谓边界扫锚测试。这一切都极大地提高了大规模系统电子设计的自动化程度。另一方面，高速发展的CPLD/FPGA器件又为EDA技术的不断进步奠定可坚实的物质基础。CPLD/FPGA器件更广泛的应用及厂商间的竞争，使得普通的设计人员获得廉价的器件和EDA软件成为可能。现代的EDA工具软件已突破了早期仅能进行PCB版图设计，或类似某些仅限于电路功能模拟的、纯软件范围的局限，以最终实现可靠的硬件系统为目标，配备了系统设计自动化的全部工具。如配置了各种常用的硬件描叙平台VHDL、Verilog HDL、ABEL HDL等；配置了多种能兼用和混
10、合使用的逻辑描述输入工具，如硬件描述语言文本输入法（其中包括布尔方程描述方式、原理图描述方式、状态图描述方式等）以及原理图输入法、波形输入法等；同时还配置了高性能的逻辑综合、优化和仿真模拟工具。研究意义：理论意义：随着人们生活水平的日益提高，社会体系日益完善，人们对于工作应用器材的要求也越来越高。秒表做完日常生活中，应用特别广泛，精确且方便的秒表就成为越来越多的人的选择。本次设计的数字秒表是基于FPGA芯片，利用VHDL语言来编译的，具有开关、时钟和显示功能，其体积小，携带方便。其理论意义在于通过该课题的学习，理解FPGA的概念、数字秒表的组成结构、设计步骤、实现方法、应用领域，理解FPGA的
11、应用、编程方法和VHDL的学习。现实意义：秒表是一种常见的计时工具，种类比较多。这里用EDA技术设计一种基于FPGA 的数字秒表。它可以为用户提供了传统的PLD技术无法达到的灵活性，带来了巨大的时间效益和经济效益，是可编程技术的实质性飞跃。FPGA还是有其具大的优势比如它的高速性。同时通过本课题的研究，掌握数字秒表用FPGA实现得理论设计方法，学会分析。掌握在FPGA开发环境和实现数字秒表的方法和步骤，有利于我更好地掌握数字秒表在FPGA上的实现方法，提高我学习FPGA和应用FPGA的兴趣与水平。二、毕业论文（设计)研究内容、拟解决的主要问题：研究内容：设计一款基于VHDL的数字秒表，设计师在
12、开发软件Quartus II进行输入编译、仿真，运用VHDL硬件描述语言在实验开发板上实现秒表的整体设计，实现了闹钟系统计时、报警等功能。数字秒表计时范围为0. 01秒12小时，首先需要获得一个比较精确的计时基准信号，这里是周期为1/100s的计时脉冲。其次，除了对每一计数器需设置清零信号输入外，还需在6个计数器设置时钟使能信号，即计时允许信号，以便作为秒表的计时起停控制开关。因此秒表可由1个分频器、4个十进制计数器 (1/10秒、1秒、1分、1时)以及3个六进制计数器(10秒、10分、10时)组成解决的问题：1.计算器的设计功能：（1）计时器能显示1/100s的时间，时钟脉冲频率是1KHz;
13、(2) 计时器计时长度是0.01秒到12小时；（3）设置有复位和启/停开关，可以进行复位和控制计时进程。2、设计基于VHDL的1/100s计时器，要求：（1）阅读EDA,FPGA,VHDL数字登录的相关的论文，系统地了解用VHDL设计数字秒表的相关知识、原理、步骤、目的、意义。（2）掌握数字秒表设计的步骤，系统逻辑功能的确定系统的描述算法的设计电路结构的选择电路的实现。（3）掌握Quartus II软件平台的应用和操作，学会用软件设计并模拟仿真电路，按照要求实现的功能去设计数字秒表。3.拟采用的研究方法用VHDL设计1/100s计时器，采用以下研究方法：（1） 确定系统的逻辑功能，建立算法流程
14、，选择电路结构，确定设计电路所需要的数据处理和控制模块。（2） 在Quartus II软件平台采用图形输入和文本输入混合方式建立描述文件，图形输入表明系统的组成，并给出各模块的连线关系，文本输入确定各个模块的端口和功能。（3）用编译器将顶层图形输入文件和VHDL输入文件结合并编译，模拟仿真校验设计后，生成设计文件。三、毕业论文（设计)研究方法、步骤及措施：1、 做好毕业设计的准备工作，网上查阅有关设计所需资料，图书馆查阅有关书籍，请教指导老师做好毕业设计的初步准备工作。2、 明确毕业设计的制作流程，清楚毕业设计的工作原理，如：系统逻辑功能，算法流程，数据处理与控制，VHDL设计等的工作原理；对
15、VHDL程序设计进行学习，写出设计需要的程序，学习在设计过程中使用的仿真软件，如：Quartus II等软件。利用计算机等工具画出毕业设计的电路图，写出设计当中用到的程序，进行电路仿真，并进行调试。做好实验的数据，材料等。3、 在上述步骤后，按以下的方案进行毕业设计的实施。第一阶段：2011年月11月20日前毕业设计(论文)题目上报指导老师。第二阶段：2011年月11月30日前接受毕业设计任务书，学习毕业设计(论文)要求及有关规定，收集资料、开始撰写开题报告。第三阶段：2011年12月5日前上交开题报告，由指导老师审阅。第四阶段：2012年4月1日前利用Quartus II编写程序，完成元器件的购
