《同步十进制加法计数器课件》由会员分享，可在线阅读，更多相关《同步十进制加法计数器课件（36页珍藏版）》请在金锄头文库上搜索。
1、,项目5 六十进制计数器的制作,昆明冶金高等专科学校-精品课程-数字电子技术,数字电子技术应用,项目目标,项目5 六十进制计数器的设计, 掌握常见计数器的工作原理及分析方法。, 会对简单时序逻辑电路进行分析和设计。, 掌握集成计数器引脚排列、功能及使用方法。, 熟悉用现有集成计数器实现任意进制计数器的方法。, 了解寄存器移位寄存器的逻辑功能及常见集成芯片。,任务引入,项目5 六十进制计数器的设计,任务分析,根据任务要求进行分析可知，计数器应具备两个功能：计数和存储。信号保存用在上一项目中介绍过的具有存储功能的触发器来实现，而进行计数，就要用到以下重点介绍计数器电路结构、逻辑功能和常用芯片。,任
2、务1 常见计数器介绍,项目5 六十进制计数器的设计,任务2 用74LS160实现六十进制计数器,任务3 用74LS161实现六十进制计数器,任务4 用74LS290实现六十进制计数器,任务5 相关知识扩展,任务1 常见计数器介绍,1-1 二进制计数器-同步二进制加法计数器,4位同步二进制加法计数器的逻辑电路图,1-1 二进制计数器-同步二进制加法计数器,1-1 同步二进制加法计数器状态转换表,4位同步二进制加法计数器的工作波形图,1-1 二进制计数器-同步二进制加法计数器,1-2 二进制计数器-同步二进制减法计数器,1-3 二进制计数器-异步二进制加法计数器,4位二进制异步加法计数器的逻辑电路
3、图,4位二进制异步加法计数器的工作波形图,1-4十进制计数器-同步十进制加法计数器,同步十进制加法计数器的逻辑电路图,1-4十进制计数器-同步十进制加法计数器,JK触发器的特性方程 ，然后将各驱动方程代入JK触发器的特性方程：,1-4十进制计数器-同步十进制加法计数器,1-4十进制计数器-同步十进制加法计数器,电路的状态转换图,同步十进制加法计数器的时序图,1-4十进制计数器-异步十进制加法计数器,异步十进加法计数器的逻辑电路图,异步十进加法计数器的波形图,任务2 用74LS160实现六十进制计数器,计数器74LS160的引脚图和逻辑符号,2-1 集成十进制计数器74LS160,3）计数功能：
4、当 时 ，在CP端输入计数脉冲，计数器进行 二进制加法计数。,2-2集成十进制同步可逆计数器74LS190,74LS190的引脚图和逻辑符号,2-3 用74LS160实现六十进制计数,1）同步级联,3片74LS160同步级联构成的加法计数器,2）异步级联,3片74LS160异步级联构成的加法计数器,2-3 用74LS160实现六十进制计数,1）用同步级联、异步清零方式实现,写出S60的8421BCD码S60=01100000。,根据清零信号表达式画出连线图。,根据S8数码写出清零信号表达式：,异步清零实六十进制计数器,2-3 用74LS160实现六十进制计数,2）用同步级联、反馈置数方式实现,
5、选预置数D3D2D1D0=0000。,写出S60-1的8421BCD代码S59=01011001。,根据S59数码写出置数信号表达式： =,根据置数信号表达式画出连线图,反馈置数实现六十进制计数器,任务3 用74LS161实现六十进制计数器,常见二进制计数器芯片介绍,计数器74LS161的引脚排列图和逻辑符号,3-1 集成二进制同步加法计数器74LS161,74LS161的时序图,3-2 集成二进制同步可逆计数器74LS191,74LS191的引脚图和逻辑符号,3-3 用74LS161实现六十进制计数器,异步级联、异步清零实现六十进制计数器,1）用异步级联、异步清零方式实现,写出S60的二进制
6、数码S60=00111100。,根据S60数码写出清零信号表达式：,根据清零信号表达式画出连线图,3-3 用74LS161实现六十进制计数器,2）用异步级联、反馈置数方式实现,将高、低两片芯片置数端都设为零，即D3D2D1D0=0000,写出S60-1的二进制数码S59=00111011,根据S59数码写出置数信号表达式： =,根据置数信号表达式画出连线图,异步级联、反馈置数实现六十进制计数器,任务4 用74LS290实现六十进制计数器,集成二-五-十进制计数器74LS290,二-五-十进制异步加法计数器74LS290的逻辑电路图,4-1 集成二-五-十进制计数器74LS290,3）计数功能：
7、当R0（1）= R0（2）=0，且R9（1）= R9（2）=0时，在计数脉冲（下降沿）作用下，进行二一五一十进制加法计数。,1）异步清零：当置0输入端R0（1）= R0（2）=1，且置位输入R9（1）= R9（2）=0时，不论有无时钟脉冲CP，计数器输出将被直接置零。,2）异步置9：当置9输入端R9（1）= R9（2）=1时，无论其它输入端状态如何，计数器输出将被直接置9（即Q3 Q2 Q1 Q0=1001）。,4-2二位8421BCD码十进制加法计数器,74LS290 异步级联组成100进制计数器,4-3 74LS290实现六十进制计数器,由于74LS290是二-五-十进制计数器，最大计数容
8、量为10，即M=10N（60），所以同样要用两片74LS290级联构成100进制计数器，采用反馈置零方式实现，其步骤如下：,写出60的8421BDC码数码S60=01100000。,根据S60写出置零信号表达式：R0（1）R0（2）= Q6 Q5。,根据置零信号表达式画出连线图,74LS290构成的六十进制计数器,任务5 相关知识扩展,时序逻辑电路结构框图,时序逻辑电路的状态是由存储电路来记忆和表示的。因此，在时序逻辑电路中，触发器是必不可少的。,时序逻辑电路又称时序电路，它主要由存储电路和组合逻辑电路两部分组成。,时序逻辑电路在任何一个时刻的输出状态不仅取决于当时的输入信号，而且还取决于电路
9、原来的状态。,5-1寄存器与移位寄存器,1）寄存器,4位集成寄存器74LS175的逻辑电路图,5-1 寄存器与移位寄存器,2）移位寄存器,用D触发器组成的4位右移寄存器,电路的时序图,5-2集成移位寄存器74LS194,74LS194的逻辑符号和引脚图,当S1S0=00时，不论有无CP到来，各触发器状态不变，寄存器为保持工作状态。,当S1S0=01时，在CP的上升沿作用下，寄存器实现右移操作，数据移动规律是：DSRQ0Q1Q2Q3，Q3是串行输出端。,当S1S0=10时，在CP的上升沿作用下，寄存器实现左移操作，数据移动规律是：DSLQ3Q2Q1Q0，Q0是串行输出端。,当S1S0=11时，在CP的上升沿作用下，寄存器实现置数操作：D0Q0，D1Q1，D2Q2，D3Q3。,异步清零。当 =0时即刻清零，与其它输入状态及CP无关。S1、S0是控制工作状态的输入信号。在 =1条件下，74LS194有以下4种工作方式：,项目小结,
