《电工学(第七版)-秦曾煌-全套1-21触发器和时序逻辑电路-1ppt课件》由会员分享，可在线阅读，更多相关《电工学(第七版)-秦曾煌-全套1-21触发器和时序逻辑电路-1ppt课件（45页珍藏版）》请在金锄头文库上搜索。
1、第21章 触发器和时序逻辑电路,21.1 双稳态触发器,21.2 寄存器,21.3 计数器,21.4 555定时器及其应用,21.5 应用举例,本章要求,1. 掌握 RS、JK、D 触发器的逻辑功能及不同结构触发器的动作特点; 2. 掌握寄存器、移位寄存器、二进制计数器、十进制计数器的逻辑功能，会分析时序逻辑电路; 3. 学会使用本章所介绍的各种集成电路; 4. 了解集成定时器及由它组成的单稳态触发器和多谐振荡器的工作原理。,第21章 触发器和时序逻辑电路,电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序
2、逻辑电路。,时序逻辑电路的特点：,下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。,21.1 双稳态触发器,特点： 1. 有两个稳定状态 0 态和 1 态； 2. 能根据输入信号将触发器置成 0 或 1 态； 3. 输入信号消失后，被置成的 0 或 1 态能保存 下来，即具有记忆功能。,双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。,21.1.1 RS 触发器,两互补输出端,1. 基本 RS 触发器,两输入端,反馈线,触发器输出与输入的逻辑关系,设触发器原态为“1”态。,1,0,1,0,1,设原态为“0”态,1,1,0,触发器保持 0 态不变,复位,0,设原态为
3、“0”态,1,1,0,0,设原态为“1”态,0,0,1,触发器保持 1 态不变,置位,1,设原态为“0”态,0,0,1,1,设原态为“1”态,0,0,1,触发器保持“1”态不变,1,1,0,若G1先翻转，则触发器为“0”态,1 态,若先翻转,基本 RS 触发器状态表,逻辑符号,2. 可控 RS 触发器,基本RS触发器,导引电路,时钟脉冲,当CP=0时,0,R，S 输入状态 不起作用。 触发器状态不变,当 CP = 1 时,1,打开,触发器状态由R，S 输入状态决定。,打开,当 CP = 1 时,1,打开,(1) S = 0, R = 0,触发器状态由R，S 输入状态决定。,打开,1,1,0,(
4、2) S = 0, R= 1,(3) S =1, R= 0,1,Q=1,Q=0,(4) S =1, R= 1,可控RS状态表,动作特点： CP 高电平时触发器状态由 R、S 确定,例：画出可控 RS 触发器的输出波形,可控 RS状态表,CP高电平时触发器状态由R、S确定,存在问题：,时钟脉冲不能过宽，否则出现空翻现象,即在一个时钟脉冲期间触发器翻转一次以上。,克服办法：采用 JK 触发器或 D 触发器,21.1.2 JK触发器,1.电路结构,从触发器,主触发器,反馈线,2. 工作原理,主触发器打开,主触发器状态由J、K决定，接收信号并暂存。,从触发器封锁,从触发器状态保持不变。,CP,状态保持
5、不变,从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。,从触发器打开,主触发器封锁,CP 高电平时触发器接收信号并暂存。,要求CP高电平期间 J、K状态保持不变。,CP 下降沿时( ) 触发器翻转。,CP 低电平时J、K 不起作用。,动作特点：,CP,分析JK触发器的逻辑功能,(1)J=1, K=1,设触发器原态为“0”态,主从状态一致,CP,设触发器原态为“1”态,为“？”状态,J=1, K=1时，每来 一个时钟脉冲，状 态翻转一次，即具 有计数功能。,(1) J=1, K=1,0,1,CP,(2) J=0，K=1,设触发器原态为“1”态,设触发器原态为“0”态,C
6、P,(3) J=1，K=0,设触发器原态为“0”态,设触发器原态为“1”态,CP,(4) J=0，K=0,设触发器原态为“0”态,CP,结论：,CP高电平时主触发器状态由J、K决定，从触发器状态不变。,3. JK触发器的逻辑功能,Qn,1,0 0,1 1,1 0,0,0 1,CP高电平时触发器接收信号并暂存。,CP 低电平时J、K不起作用。,(保持功能),(置“0”功能),(置“1”功能),(计数功能),(翻转功能),C下降沿触发翻转,例：JK 触发器工作波形,CP,J,K,Q,下降沿触发翻转,0 0,1 1,0 1,1 0,1 1,保持,翻转,置0,置1,翻转,根据 C 下降沿前 J、K 的
7、状态， 确定下降沿后 Q 的状态,74LS112双JK触发器,每个芯片内有两个独立的JK触发器,每个JK 有各自的置 0 端(清零端)和置 1 端 (预置端) , 低电平有效。,基本RS触发器,导引电路,21.1.3 D 触发器,1.电路结构,反馈线,21.1.3 D 触发器,2.逻辑功能,（1）D = 0,1,0,当CP = 0时,0,当CP= 1时,0,1,封锁,在CP= 1期间，触发器保持“0”不变,21.1.3 维持阻塞 D 触发器,2.逻辑功能,(1) D = 1,0,1,当CP= 0时,1,当CP= 1时,0,1,封锁,在CP= 1期间，触发器保持“1”不变,封锁,CP上升沿前接收
8、信号，上降沿时触发器翻转，( 其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1 =Dn；上升沿后输入 D不再起作用，触发器状态保持。 即(不会空翻),结论：,上升沿触 发翻转,74LS74双D触发器,74LS74引脚图,每个芯片内有两个独立的 D 触发器,CP上升沿( )触发器翻转,每个 D 有各自的置“0”端和置“1”端, 低电平有效。,例：D 触发器工作波形图,21.1.4 触发器逻辑功能的转换,1. 将JK触发器转换为 D 触发器,仍为下降沿 触发翻转,2. 将JK触发器转换为 T 触发器,当J=K时，两触发器状态相同,3. 将 D 触发器转换为 T触发器,触发器仅具有计数功能,即要求来一个CP， 触发器就翻转一次。,
