《哈工大远程教育计算机接口技术春季学期考试题和答案》由会员分享，可在线阅读，更多相关《哈工大远程教育计算机接口技术春季学期考试题和答案（3页珍藏版）》请在金锄头文库上搜索。
1、哈工大远程教育计算机接口技术考试题和答案一、1.字节、成组、连续 2.1110100103.加法器、专用寄存器组、指令队列 总线控制电路 总线接口部件 存储器4. 获得权限5. 独立编址 统一编址 独立编址 0255（00HFFH）6. ISR7.可编程定时/计数器 计数功能8. 电子白板与电脑系统采用何种方式进行连接 软件本身的狭义“接口” 人与软件之间的交互界面二、1. 中断请求,中断响应,中断处理,中断返回2.计 算机“端口”是英文 port的义译，可以认为是计算机与外界通讯交流的出口。其中硬件领域的端口又称接口，如：USB 端口、串行端口等。软件领域的端口一 般指网络中面向连接服务和无
2、连接服务的通信协议端口，是一种抽象的软件结构，包括一些数据结构和 I/O（基本输入输出）缓冲区。3.如逻辑地址：4000H化为 2进制 0000 0100 0000 0000左移四位就是 0100 0000 0000 0000 0000，即 40000H若偏移地址为 2000H则物理地址就是 42000H在 8086cpu中，逻辑地址通常写成 xxxxH：yyyyH 的形式其中，xxxxH 是段基地址，yyyyH 是偏移地址 （H 表示 xxxx和 yyyy为 16进制数）物理地址=段基地址16 + 偏移地址 = xxxx0+yyyy三、 1.IMR用作过滤被屏蔽的中断，IRR 用来存放被悬挂
3、的中断并等待进一步处理，ISR用来保存 CPU正在处理的中断。首 先，外部中断请求（IR0 到 IR7）传输到 IMR,IMR根据此中断请求是否被屏蔽，以决定是将其丢弃，还是放入 IRR中等待进一步处理。当 8259A 等待到一个中断时机时，优先级仲裁单元会从所有放入 IRR中的中断请求中挑出一个优先级最高的中断，传递给 CPU处理。值得注意的是中断优先级是随着中断 请求号降低而提高的。在 CPU的 INTR引脚接收到 8259A发送过来的信号后，CPU 会暂停执行下一条指令，并向 8259A发送一个 INTA信号。在 8259A 接收到该信号后，就会将 ISR中代表该中断的位置 1，并将 I
4、RR中相应的位清零。以表示该中断正在被 CPU处理。接着 CPU会向 8259A再发 送一个 INTA信号，向其请求中断向量号。这时，8259A 会根据先前设置好的起始向量号再加上中断请求号计算出中断向量号，并将其放入数据总线中。这时 候，如果 8259A的 EOI通知被设定为自动模式，那么 8259A就会自动将 ISR中刚才置 1的位清零。在CPU获得该中断向量号后，就会转去调用该中断 服务程序。在处理完该中断后如果 8259A的 EOI通知被设定为人工模式，则还要向 8259A发送一个 EOI。通常来讲，这一工作往往是在中断服务程序中 完成。在 8259A接收到该 EOI通知后，就会将 I
5、SR中刚才置 1的位清零。2.1 I-Cache是一级缓存 D-Cache 是二级缓存 分别是用来存放数据和执行这些数据的指令2.2 从两个方面来回答: 一个 cache的行为,Icache 大多都是顺序取指,碰到分支指令也会跳转, 而 Dcache访问的模式变化比较大.也就是前者所说的 pattern的问题. 指令只有读和 refill没有写,而数据有读也有写. 最重要的是冯氏的结构是指令和数据分离.I 和 D在一起只有相互干扰. 另外一个方面就是,物理设计上考虑. 一个 union的 cache,同时需要数据和指令的访问.端口上是很难实现的. 所以一般在流水线的主干上,都是采用分离的 ic
6、ache和 dcache. 非主干的 L2 cache,从容量的角度考虑采用 union的方式. 2.3 CPU在访问内存时，首先判断所要访问的内容是否在 cache中，如果在，则称为命中（hit），此时 CPU直接从 cache中调用该内容；否则称为未命中（miss）， CPU 会通过 cache对主存中的相应内容进行操作。 RU算法：选择近期最少访问的页作为被替换页。 FIFO算法：选择最早装入主存的页作为被替换的页。4.局部性原理: CPU 访问存储器时，无论是存取指令还是存取数据，所访问的存储单元都趋于聚集在一个较小的连续区域中。三种不同类型的局部性:时间局部性（Temporal Lo
7、cality）：如果一个信息项正在被访问，那么在近期它很可能还会被再次访问。程序循环、堆栈等是产生时间局部性的原因。空间局部性（Spatial Locality）：在最近的将来将用到的信息很可能与现在正在使用的信息在空间地址上是临近的。顺序局部性（Order Locality）：在典型程序中，除转移类指令外，大部分指令是顺序进行的。顺序执行和非顺序执行的比例大致是 5:1。此外，对大型数组访问也是顺序的。指令的顺序执行、数组的连续存放等是产生顺序局部性的原因。一、填空（每空 2分，共 40分）1、按照 DMA操作时，DMA 操作的字节数，可以把 DMA传送方式分为_、_和_三种。2、异步通信中
8、采用奇校验，如果传送的数据为：11010110，则奇偶校验位应为_。3、8086 CPU 内部结构由_和_两部分组成，其中执行的指令是由_部件从_中取出的。4、8259A 特殊全嵌套中断优先权管理方式的目的是_。5、I/O 编址方式包括两种：_和_。其中 8086采用_种端口编址方式中，端口地址范围是_，其中允许用户使用的端口地址范围是_。6、中断自动结束方式在中断结束时，将自动把 8259A_寄存器的相应位清零。7、8253 被称为_芯片，其主要功能是_。8、接口是指_，包括两种含义，其一_，其二_。二、简答（每小题 5分，共 15分）1.中断基本过程包括那四个阶段2.端口的概念及其与接口的
9、区别3.绘图并说明 8086 CPU逻辑地址变换为物理地址的变换方法三、应用题（45 分）1、说明 8259A中的 IRR，ISR 和 IMR三个寄存器分别是什么寄存器，结合中断基本过程的四个阶段 8259A中这三个寄存器的变化？ （15）2、阅读计算机存储系统接口原理图，并回答：（30）1）描述图中 I-Cache和 D-Cache，是几级缓存，各是什么？2）绘图并论述计算机系统中将 I-Cache和 D-Cache分开设计的原因。3）解释图中 miss、hit、以及 fill的含义，并说明什么是 LRU和 FIFO，并说明这两种替换算法的基本原理。4）计算机系统中存储系统的设计的主要依据是局部性原理，其包括时间局部性和空间局部性，请说明局部性原理。
