《第11章逻辑代数基础与组合逻辑电路课件》由会员分享，可在线阅读，更多相关《第11章逻辑代数基础与组合逻辑电路课件（74页珍藏版）》请在金锄头文库上搜索。
1、第11章逻辑代数基础与组合逻辑电路,11.1数制与编码,11.2基本逻辑运算,11.4 集成逻辑门电路,11.5组合逻辑电路分析与设计,11.6 编码器,11.7 译码器和数字显示,11.3 逻辑代数及化简,【知识要求】,掌握数制与各进制之间的相互转化； 了解编码的常见的几种形式； 掌握基本逻辑运算与组合逻辑运算； 掌握逻辑运算的化简； 了解常见的逻辑门电路； 能够进行组合逻辑电路的分析与设计； 了解编码器、译码器的工作原理。,具备数字集成块的识别能力； 具有常用测量仪表的使用能力； 具备线路板元件插装和焊接能力。,【能力要求】,11.1数制与编码,11.1.1数字信号,数字信号：时间上和数值
2、上均是离散的信号。,负逻辑：低电平为逻辑1，高电平为逻辑0。,模拟信号：时间连续、数值也连续的信号。,正逻辑：高电平为逻辑1，低电平为逻辑0。,十进制：有0、1、2、3、4、5、6、7、8、9十个数码，进位规律是逢十进一。,1.常用的几种进制,Di第i位上的数码，即09中的任一个数,10进位基数,10i第i位的权,11.1.2数制,二进制：只有0和1两个数码，进位规律是逢二进一。,Ki第i位上的数码，即0、1中的任一个数,2进位基数,2i第i位的权,八进制：有0、1、2、3、4、5、6、7八个数码，进位规律是逢八进一。,十六进制：有0、1、2、3、4、5、6、7、8、9和A、B、C、D、E、F
3、十六个数码。进位规律是按逢十六进一。,（1）各种进制转换成十进制,按权展开，求出各加权系数的和，就得到相应进制的十进制数。,2.不同数制间的转换,(11010.011)2124123022121020021122123（26.375）10,(4C2)164162121612160（1218）10,（2）十进制转换为二进制,十进制整数转换为二进制整数采用“除基数、取余法、逆排序”法。即将整数部分逐次除2，依次记下余数，直到商为零，第一个余数为二进制的最低位，最后一个余数为最高位。,十进制小数转换为二进制小数采用“乘基数、取整法、顺排序”法。即将小数部分逐次乘2，取乘得结果的整数部分为二进制数的各
4、位。依次类推，直至小数部分为0或达到要求精度。,如将十进制数(107.625)10转换成二进制数。,（107.625）10 =（1101011.101）B,0.62521.25 1 0.2520.50 0 0.521. 00 1,（3）二进制与八进制、十六进制间相互转换,二进制数化为十六进制数,从二进制的小数点开始，分别向左、右按4位分组，最后不满4位的，用0补。将每组用对应的十六进制数代替，就是等值的十六进制数。,二进制数转换为八进制数,从二进制的小数点开始，分别向左、右按3位分组，最后不满3位的，用0补。再将每组的3位二进制数转换成一位八进制即可。,（11100101.11101011)2
5、 （011 100 101.111 010 110)2（345.726)8,（10011111011.111011)2 （0100 1111 1011.1110 1100)2 （4FB.EC)16,11.1.3 二进制代码,将若干个二进制数码0和1按一定规则排列起来表示某种特定含义的代码，称为二进制代码，或称二进制编码。,BCD码：用二进制代码来表示十进制的09十个数。,常见的有8421码、5421码、2421码、余3码、格雷码等。,11.2 基本逻辑运算,逻辑关系：是指某事物的条件（或原因）与结果之间的关系。,12.1.1基本逻辑运算,1.与运算,只有当决定一件事情的条件全部具备之后，这件事
6、情才会发生。我们把这种因果关系称为与逻辑。,电路,如果用二值逻辑0和1来表示，并设1表示开关闭合或灯亮；0表示开关不闭合或灯不亮，得到的表格，称为逻辑真值表。,与运算规则为：输入有0，输出为0； 输入全1，输出为1。,符号,逻辑函数表达式,能实现与运算的电路称为与门电路。,当决定一件事情的几个条件中，只要有一个或一个以上条件具备，这件事情就会发生。我们把这种因果关系称为或逻辑。,2.或运算,电路,符号,逻辑函数表达式,能实现或运算的电路称为或门电路。,或运算规则为：输入有1，输出为1； 输入全0，输出为0。,某事情发生与否，仅取决于一个条件，而且是对该条件的否定。即条件具备时事情不发生；条件不
7、具备时事情才发生。,3.非运算,逻辑函数表达式,符号,能实现非运算的电路称为非门电路。,11.2.2其他逻辑运算,1.与非运算,2.或非运算,3.与或非运算,3.异或运算和同或运算,异或运算：当两个变量取值相同时，逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。,同或运算：当两个变量取值相同时，逻辑函数值为1；当两个变量取值不同时，逻辑函数值为0。,11.3 逻辑代数及化简,1.逻辑常量运算公式,11.3.1逻辑代数的基本公式,2.逻辑变量、常量运算基本公式,01律,互补律,重叠律,交换律,结合律,分配律,反演律,吸收律,对合律,【例11-1】证明,证,对于任一个含有变量A的逻辑等式，可
8、以将等式两边的所有变量A用同一个逻辑函数替代，替代后等式仍然成立。这个规则称为代入规则。,1.代入规则,11.3.2逻辑代数的基本规则,对任何一个逻辑函数式，如果将式中所有的“”换成“+”，“+ ”换成“”，“0”换成“1”， “1”换成“0”，原变量换成反变量，反变量换成原变量，则得逻辑函数的反函数。这种变换原则称为反演规则。,2.反演规则,（1）保持变换前后的运算优先顺序不变。 （2）规则中的反变量换成原变量只对单个变量有效。,注意,对任何一个逻辑函数式,如果把式中的所有的“”换成“+”，“+”换成“”，“0”换成“1”， “1”换成“0”，这样就得到一个新的逻辑函数式，则新函数式和函数式
9、原是互为对偶式。这种变换原则称为对偶规则。,3.对偶规则,保持变换前后的运算优先顺序不变。,注意,最简与或式的标准 逻辑函数式中的乘积项(与项)的个数最少； 每个乘积项中的变量数最少。,11.3.3逻辑表达式的化简,运用基本公式,将两项合并为一项，同时消去一个变量。,并项法,吸收法,运用吸收律,消去多余的与项。,运用吸收律,消去多余因子。,消去法,配项法,或加入零项,进行配项再化简。,在不能直接运用公式、定律化简时，可通过乘,11.4 集成逻辑门电路,11.4.1 TTL集成逻辑门电路,1.TTL与非门电路的基本结构,输入级,中间级,输出级,（1）输入全为高电平3.6V时。VT2 、VT3导通
10、，VB1=0.73=2.1V，从而使VT1的发射结因反偏而截止。此时VT1的发射结反偏，而集电结正偏，称为倒置工作状态。由于VT3饱和导通，输出电压为：VO=VCES30.3V，这时VE2=VB3=0.7V，而VCE2=0.3V，故有VC2=VE2+ VCE2=1V。1V的电压作用于VT4的基极，使VT4和二极管D都截止。,（2）输入有低电平0.3V时。VT1的基极电位被钳位到VB1=1V。VT2、VT3都截止。由于VT2截止，流过RC2的电流仅为VT4的基极电流，这个电流较小，在RC2上产生的压降也较小，可以忽略，所以VB4UCC=5V ，使VT4和D导通，则有 VOUCC-VBE4-VD=
11、5-0.7-0.7=3.6V,2.主要参数,关门电平UOFF和开门电平UON,保证输出电压为额定高电平（2.7V）时，允许输入低电平的最大值，称为关门电压UOFF，一般UOFF0.8V。,输出高电平UOH,输出低电平 UOL,一般产品规定UOH2.4V，UOL0.4V。,保证输出电平达到额定低电平（0.3V）时，允许输入最高电平的最小值，称为开门电平UON，一般UOL1.8V。,噪声容限,噪声容限是描述逻辑门电路抗干扰能力的参数。,低电平噪声容限是指在保证输出为高电平的前提下，允许叠加在输入低电平UIL上的最大正向干扰电压。用UNL表示。即UNLUOFFUIL 高电平噪声容限是指在保证输出为低
12、电平的前提下，允许叠加在输入低电平UIH上的最大正向干扰电压。用UNH表示。即UNHUIHUON。,输入短路电流,当输入电压为零时，流经这个输入端的电流称为输入短路电流。输入短路电流的典型值为1.5m A。,以同一型号的与非门作为负载时，一个与门能驱动同类与非门的最大数目，通常N8。,扇出系数N,（1）TTL 集电极开路门（OC门）,3.TTL门电路的其他类型,实现线与,OC门主要有以下几方面的应用,在工程实践中，常常需要将输出端并联使用实现与逻辑功能，称为线与。,实现电平转换,用做驱动器,（2）三态输出门,三态门除具有输出高、低电平两种状态外，还能输出高阻状态。,高电平有效的三态门,低电平有
13、效的三态门,三态门的应用,单向总线,双向总线,11.3.2CMOS集成逻辑门电路,1.CMOS逻辑门电路的系列,工作频率得到了进一步的提高，同时保持了CMOS超低功耗的特点。,2.CMOS逻辑门电路的主要参数,输出高电平UOH与输出低电平UOL,抗干扰容限,UOH的理论值为电源电压UDD，UOH（min）=0.9UDD；UOL的理论值为0V，UOL（max）=0.01UDD。所以CMOS门电路的逻辑摆幅较大，接近电源电压UDD值。,CMOS非门的高、低电平噪声容限均达0.45UDD。其他CMOS门电路的噪声容限一般也大于0.3UDD。,扇出系数,其扇出系数很大，一般额定扇出系数可达50。但必须
14、指出的是，扇出系数是指驱动CMOS电路的个数，若就灌电流负载能力和拉电流负载能力而言，CMOS电路远远低于TTL电路,11.5组合逻辑电路分析与设计,11.5.1组合逻辑电路分析,【例11-5】分析该电路的逻辑功能。,写出逻辑函数式,由表达式列出真值表,分析逻辑功能,在输入A、B、C三个变量中，有奇数个1时，输出Y为1，否则Y为0。因此，图11-19所示电路为三位判奇电路，又称为奇校验电路。,11.5.2组合逻辑电路设计,【 例11-6】设计一个A、B、C三人表决电路。当表决某个提案时，多数人同意，提案通过，同时A具有否决权。,设A、B、C三个人表决同意提案时用1表示，不同意时用0表示；Y为表
15、决结果，提案通过用1表示，不通过用0表示，同时还应考虑A具有否决权。,真值表,写出逻辑函数式,化简,画逻辑图,11.6 编码器,11.6.1键控8421BCD码编码器,真值表,由真值表写出各输出的逻辑表达式,用n位二进制代码对2n个信号进行编码的电路称为二进制编码器。,3位二进制编码器有8个输入端3个输出端，所以常称为8线3线编码器，,11.6.2二进制编码器,逻辑表达式为,真值表,电路,11.6.3优先编码器,使能输入端，低电平有效,优先顺序为I7I0,编码器的工作标志，低电平有效,使能输出端，高电平有效,11.7 译码器和数字显示,11.7.1译码器,译码器：将输入代码转换成特定的输出信号
16、。 假设译码器有n个输入信号和N个输出信号，如果N=2n ，就称为全译码器，常见的全译码器有2线4线译码器、3线8线译码器、4线16线译码器等。 如果N2n ，称为部分译码器。如二一十进制译码器（也称作4线10线译码器）等。,输出函数表达式,功能表,2线4线译码器,逻辑图,74138是一种典型的二进制译码器,G1、G2A和G2B为使能输入端,将两片74138扩展为4线16线译码器。,11.7.2数字显示译码器,能够显示数字、字母或符号的器件称为数字显示器。,能把数字量翻译成数字显示器所能识别的信号的译码器称为数字显示译码器。,按发光物质分，有半导体显示器，、荧光显示器、液晶显示器、气体放电管显示器等,按显示方式分，有字型重叠式、点阵式、分段式等。,七段数字显示器,灭灯输入BI/RBO BI/RBO是特殊控制端，有时作为输入，有时作为输出。当BI/RBO作输入使用且BI0时，无论其它输入端是什么电平，所有各段输入ag均为0，所以字形熄灭。,试灯输入LT 当LT0时，BI/RBO是输出端，且RBO1
