{设备管理}设备管理讲义PPT92页)

《{设备管理}设备管理讲义PPT92页)》由会员分享，可在线阅读，更多相关《{设备管理}设备管理讲义PPT92页)（92页珍藏版）》请在金锄头文库上搜索。

1、第5章 设备管理,I/O系统的组成 I/O控制方式 缓冲管理 设备分配 设备处理 磁盘设备管理,2020/7/26,1,关于设备管理,计算机系统的一个重要组成部分是I/O系统。 该系统包括 实现信息输入、输出和存储功能的I/O设备 相应的设备控制器，有的大中型机还有I/O通道或I/O处理机。 基本任务：完成用户提出的I/O请求，提高I/O速率以及改善I/O设备的利用率。 主要功能：缓冲区管理、设备分配、设备处理、虚拟设备及设备独立性等。我们主要对I/O设备和设备控制器等硬件作一扼要的阐述。,2020/7/26,2,1、 I/O系统的组成,总的来说： 需要用于输入、输出和存储信息的设备； 需要有

2、相应的设备控制器和高速总线； 有的大中型计算机系统，配置I/O通道等； I/O设备 设备控制器 I/O通道,2020/7/26,3,1）I/O设备的类型,I/O设备的类型繁多，从OS的观点，按其重要的性能指标进行分类如下： 按传输速率分类： 低速、中速、高速（键盘、打印机、磁盘） 按信息交换的单位分类： 块设备：有结构、速率高、可寻址、DMA方式控制 字符设备：无结构、速率低、不可寻址、中断方式控制,2020/7/26,4,按设备的共享属性分类： 独占：打印机 共享：一个时刻上仍然是只被一个进程占用。可寻址、可随机访问的色后备。磁盘。 虚拟：使一占设备变换为若干台逻辑设备，供给若干用户“同时使

3、用”。,2020/7/26,5,2）设备控制器,设备并不直接与CPU通信 计算机中的一个实体“设备控制器”负责控制一个或多个I/O设备，以实现I/O设备和计算机之间的数据交换。 控制器是CPU与I/O设备之间的接口，作为中间人接收从CPU发来的命令，并去控制I/O设备工作，以使处理机脱离繁杂的设备控制事务。,2020/7/26,6,控制器与CPU接口,控制器与设备接口,设备控制器,CPU,I/O设备,数据线,地址线,控制线,2020/7/26,7, I/O设备中的接口,与控制器的接口有三种类型的信号 数据信号线(进出数据转换、缓冲后传送) 控制信号线(读写移动磁头等控制) 状态信号线,I/O设

4、备,信号数据,缓冲,转换器,数据,状态,控制逻辑,控制,2020/7/26,8,设备控制器,可编址，不同类 控制一个设备时只有一个地址，若连接控制多个设备则含有多个设备地址 管理的复杂性因不同设备而异，分为字符设备控制器、块设备控制器。 常作成接口卡插入计算机。,2020/7/26,9,基本功能 接收和识别CPU命令（控制寄存器：存放命令和参数） 标识和报告设备的状态（状态寄存器） 数据交换（数据寄存器） 地址识别（控制器识别设备地址、寄存器地址。地址译码器） 数据缓冲（协调I/O与CPU的速度差距） 差错控制,2020/7/26,10,组成 设备控制器与处理机的接口 设备控制器与设备的接口

5、I/O逻辑,设备控制器,数据线,地址线,控制线,数据,状态,控制,I/O逻辑,2020/7/26,11,一个接口连接一个设备。 每个接口中都有数据、控制和状态三种类型的信号。,控制器中的I/O逻辑根据处理机发来的地址信号，去选择一个设备接口。,1个或n个,1个或n个,2020/7/26,12,I/O逻辑,通过一组控制线与处理机交互，处理机利用该逻辑向控制器发送I/O命令。I/O逻辑对收到的命令进行译码。 CPU要启动一个设备时， 将启动命令发送给控制器； 同时通过地址线把地址发送给控制器 控制器的I/O逻辑对收到的地址和命令进行译码，再根据所译出的命令选择设备进行控制。,2020/7/26,1

6、3,处理机与设备控制器间,实现CPU与设备控制器之间的通信。 共有三类信号线： 数据线：数据线通常与两类寄存器相连接，第一类是数据寄存器；第二类是控制/状态寄存器。 地址线 控制线,2020/7/26,14,3）I/O通道,I/O通道设备的引入 设备控制器已大大减少CPU对I/O的干预（如承担了选择设备，数据转换、缓冲等功能） 但当主机的外设很多时，CPU的负担仍然很重。为此又在CPU和设备控制器之间增设一个机构：“通道” 主要目的： 建立更独立的I/O操作，解放CPU。 数据传送的独立 I/0操作的组织、管理及结束处理也尽量独立。 设置通道后 CPU只需向通道发送一条I/O指令即可不再干预后

7、续操作。 通道根据命令，形成通道程序，执行I/O操作，完成后向CPU发中断信号。,2020/7/26,15,通道类型,实际上I/O通道是一种特殊的处理机： 指令类型单一，只用于I/O操作； 通道没有内存，它与CPU共享内存。 根据其控制的外围设备的不同类型，信息交换方式也可分为以下三种类型： 字节多路通道 数组选择通道 数组多路通道,2020/7/26,16,字节多路通道 一个通道常通过多个子通道连接控制多个设备控制器。 多个设备以字节为单位交叉轮流使用主通道传输自己的数据。（图5-3）,主通道扫描子通道速率足够快，子通道上的设备速率又不太高时，一般不丢失信息。 适用于并行、低速设备,2020

8、/7/26,17,数组选择通道 为了适用高速设备，设置分配型子通道 设备分配到通道后，一段时间内一直独占，直至设备传送完毕释放。 利用率低。 数组多路通道 结合上述两种方式。含多个非分配型子通道。数据传送则按数组方式进行。,2020/7/26,18,“瓶颈”问题,由于通道价格昂贵，致使数量较少，使它成为I/O系统的瓶颈，进而造成系统吞吐量的下降。如下例所示：,2020/7/26,19,解决“瓶颈”问题最有效的办法便是增加设备到主机间的通路而不增加通道，如下图所示：,2020/7/26,20,如图所示，计算机系统中的各部件，如CPU、存储器以及各种I/O设备之间的联系，都是通过总线来实现的。 总

9、线的性能用总线的“时钟频率”、“带宽”和相应的总线“传输速率”等指标来衡量。,* 微机I/O系统中的总线结构,2020/7/26,21,总线的发展过程,ISA和EISA总线 ISA（Industry Standard Architecture）总线 EISA（Extended ISA）总线 局部总线（Local Bus） VESA（Video Electronic Standard）总线 PCI（Peripheral Component Interface）总线,2020/7/26,22,2、 I/O控制方式,程序I/O方式 中断驱动I/O方式 直接存储器访问DMA（字节块） I/O通道控制方

10、式（组织传送的独立） 宗旨：减少主机对I/O控制的干预，将CPU从繁杂的I/O控制事物中解脱出来。,2020/7/26,23,1）程序I/O方式,处理机对I/O设备的控制采取程序I/O方式，或称为忙等待方式 向控制器发送一条I/O指令启动输入设备输入数据时，要同时把状态寄存器中的忙/闲标志置为1。 然后不断测试标志。当为1时，表示输入机尚未输完一个字，处理机应继续对该标志测试，直到它为0，表明数据已输入到控制器的数据寄存器中。 处理机将数据取出送入内存单元，便完成了一个字的I/O 。 在程序I/O方式中，由于CPU高速而I/O设备低速致使CPU极大浪费。,注：程序I/O方式也称作程序查询方式或

11、轮询方式。,2020/7/26,24,程序I/O方式流程图,2020/7/26,25,2）中断驱动I/O方式,CPU向相应的设备控制器发出一条I/O命令 然后立即返回继续执行原来的任务。设备控制器于是按照命令的要求去控制指定I/O设备。这时CPU与I/O设备并行操作。 I/O设备输入数据中，无需CPU干预，因而可使CPU与I/O设备并行工作。从而提高了整个系统的资源利用率及吞吐量。,2020/7/26,26,中断控制方式流程图,2020/7/26,27,3）直接存储器访问DMA 方式,中断方式比程序I/O方式更有效，但仍以字（节）为单位进行I/O，每当完成一个字（节），控制器便要请求一次中断。

12、 CPU还是存在频繁的中断处理操作。 DMA（Direct Memory Access）控制方式的引入 直接存储器访问方式。,2020/7/26,28,该方式的特点是： 数据传输的基本单位是数据块； 所传送的数据是从设备直接送入内存的，或者相反；不需要CPU操作。 CPU干预进一步减少：仅在传送一个或多个数据块的开始和结束时，才需CPU干预，整块数据的传送是在控制器的控制下完成的。 可见DMA方式又是成百倍的减少了CPU对I/O的干预，进一步提高了CPU与I/O设备的并行操作程度。,2020/7/26,29,DMA方式示意图,2020/7/26,30,DMA控制器的组成,DMA控制器由三部分组

13、成： 主机与DMA控制器的接口； DMA控制器与块设备的接口； I/O控制逻辑。 如下页图。,2020/7/26,31,DMA控制器的示意图,2020/7/26,32,DMA控制器中的寄存器,为实现主机与控制器之间块数据的直接交换，必须设置如下四类寄存器： 数据寄存器DR：暂存设备到内存或从内存到设备的数据。 内存地址寄存器MAR：它存放把数据从设备传送到内存的起始的目标地址或内存原地址。 数据计数器DC：存放本次CPU要读或写的字（节）数。 命令/状态寄存器CR：用于接收从CPU发来的I/O命令或有关控制和状态信息。,2020/7/26,33,DMA工作过程,CPU先向磁盘控制器发送一条读命

14、令。 该命令被送到命令寄存器CR中。 同时需发送本次要将数据读入的内存起始目标地址，该地址被送入MAR中；将磁盘中的原地址直接送入DMA控制器的I/O控制逻辑上。 要读数据的字数则送入数据计数器DC中 启动DMA控制器，按其控制逻辑开始进行数据传送 DMA控制器读入一个数据到数据寄存器DR中，然后传到内存中； 接着MAR+1,DC-1，判断DC是否为0,如否，继续，反之控制器发中断请求，传送完毕。,以磁盘读数据为例,2020/7/26,34,DMA工作方式流程图,2020/7/26,35,4）I/O通道控制方式,DMA适用于读一个连续的数据块； 如一次读多个数据块到内存不同区域，须由CPU分别

15、发送多条I/O指令、进行多次DMA中断处理。 DMA方式的发展， 引入I/O通道控制方式，实现为对一组数据块的读（写）及有关的控制和管理为单位的干预。进一步减少CPU的干预 此时，CPU只需发一条I/O指令，通道程序的首地址及要访问设备即可。 * CPU、通道和I/O设备三者的并行操作，提高整系统资源利用率。,2020/7/26,36,通道程序,通道 通过执行通道程序，与设备控制器共同实现对I/O设备的控制。 通道程序由一系列通道指令构成。通道指令一般包含下列信息： 操作码。规定指令所执行的操作。 内存地址。 计数。表示本指令所要操作的字节数。 通道程序结束位。用以表示程序是否结束。 记录结束

16、标志。表示该指令是否与下条指令有关。,2020/7/26,37,内存,设备,CPU,缓冲区,数据,控制器 （中断、DMA）,通道,有”控制器”或”通道”的帮助后CPU可解放去做其他事物，提高了利用率。 但分析单个程序内的执行 CPU计算工作需等待后续数据输入才可继续 CPU计算需等待数据输入完才能计算，虽然数据输入不需CPU干预，但CPU的解放也只是能去做其他程序，需切换工作，还是会产生开销。,一进程中“CPU计算速度”和“设备I/O速度”存在不匹配的矛盾。 解决：CPU进行当前计算时，进行后续数据的输入（先不需CPU干预的存在一个地方缓冲区）。,2020/7/26,38,3、缓冲管理,利用不同的I/O控制方式减少CPU对输入输出的干预，提高利用率； 但速度方面还存在问题，为了缓和CPU和I/O设备速度不匹配的矛盾，提高CPU和I/O设备的并行性，在现代OS中，几乎所有的I/O设备与处理机交换数据时，都用了缓冲区。,2020/7/26,39,引入缓冲区的主要原因： 缓和CPU