《数电期末总结知识要点[共9页]》由会员分享,可在线阅读,更多相关《数电期末总结知识要点[共9页](10页珍藏版)》请在金锄头文库上搜索。
1、数字电路各章知识点第1章 逻辑代数基础一、 数制和码制1二进制和十进制、十六进制的相互转换2补码的表示和计算38421码表示二、 逻辑代数的运算规则1逻辑代数的三种基本运算:与、或、非2逻辑代数的基本公式和常用公式逻辑代数的基本公式(P10)逻辑代数常用公式: 吸收律: 消去律: 多余项定律: 反演定律: 三、 逻辑函数的三种表示方法及其互相转换 逻辑函数的三种表示方法为:真值表、函数式、逻辑图会从这三种中任一种推出其它二种,详见例1-6、例1-7逻辑函数的最小项表示法四、 逻辑函数的化简: 1、 利用公式法对逻辑函数进行化简2、 利用卡诺图队逻辑函数化简3、 具有约束条件的逻辑函数化简例1.
2、1 利用公式法化简 解: 例1.2 利用卡诺图化简逻辑函数 约束条件为解:函数Y的卡诺图如下: 第2章 集成门电路一、 三极管如开、关状态1、饱和、截止条件:截止: 饱和:2、反相器饱和、截止判断二、基本门电路及其逻辑符号 与门、或非门、非门、与非门、OC门、三态门、异或、传输门(详见附表:电气图用图形符号 P321 )二、 门电路的外特性1、电阻特性:对TTL门电路而言,输入端接电阻时,由于输入电流流过该电阻,会在电阻上产生压降,当电阻大于开门电阻时,相当于逻辑高电平。详见习题【2-7】、【2-11】2、输入短路电流IIS 输入端接地时的输入电流叫做输入短路电流IIS。3、输入高电平漏电流I
3、IH 输入端接高电平时输入电流4、输出高电平负载电流IOH5、输出低电平负载电流IOL6、扇出系数NO 一个门电路驱动同类门的最大数目。 非门的扇出系数:M1=IOL/IIL ,M2=IOH/IIH ,N=MIN(M1 ,M2)。第3章 组合逻辑电路一、 组合逻辑电路:任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关二、 组合逻辑电路的分析方法 三、 若干常用组合逻辑电路译码器(74LS138、74LS139)数据选择器(掌握表达式)全加器(真值表分析)四、 组合逻辑电路设计方法 1、 用门电路设计2、 用译码器、数据选择器实现五、 集成器件的接联P95图3-28 以及 P102图3
4、-40 例3.1 试设计一个三位多数表决电路1、 用与非门实现2、 用译码器74LS138实现3、 用双4选1数据选择器74LS153解:1. 逻辑定义设A、B、C为三个输入变量,Y为输出变量。逻辑1表示同意,逻辑0表示不同意,输出变量Y=1表示事件成立,逻辑0表示事件不成立。2. 根据题意列出真值表如表3.1所示 表3.13. 经化简函数Y的最简与或式为:4. 用门电路与非门实现 函数Y的与非与非表达式为: 逻辑图如下: 5. 用38译码器74LS138实现由于74LS138为低电平译码,故有由真值表得出Y的最小项表示法为: 用74LS138实现的逻辑图如下:6. 用双4选1的数据选择器74
5、LS153实现 74LS153内含二片双4选1数据选择器,由于该函数Y是三变量函数,故只需用一个4选1即可,如果是4变量函数,则需将二个4选1级连后才能实现 74LS153输出的逻辑函数表达式为: 三变量多数表决电路Y输出函数为: 令 则 逻辑图如下:第4章 集成触发器一、 触发器:能储存一位二进制信号的单元二、 各类触发器特性方程 RS: JK: D: T: T: 三、 各类触发器动作特点及波形图画法 基本RS触发器:、每一变化对输出均产生影响同步RS触发器:在CP高电平期间R、S变化对输出有影响主从RS触发器:在CP=1期间,主触发器状态随R、S变化CP下降沿,从触发器按主触发器状态翻转
6、主从JK触发器:动作特点和主从型RS类似。在CP=1期间,JK状态应保持不变,否则会产生一次变化。 T触发器:Q是CP的二分频 边沿触发器:触发器的次态仅取决于CP(上升沿/下降沿)到达时输入信号状态。四、 触发器转换D触发器和JK触发器转换成T和T触发器第5章 时序逻辑电路一、时序逻辑电路的组成特点:任一时刻的输出信号不仅取决于该时刻的输入信号,还和电路原状态有关。时序逻辑电路由组合逻辑电路和存储电路组成。二、同步时序逻辑电路的分析方法 逻辑图 写出驱动方法 写出特性方程 写出输出方程 画出状态转换图 (详见例5-1)。三、 典型时序逻辑电路1. 移位寄存器及移位寄存器型计数器。2. 集成计
7、数器 4位同步二进制计数器74LS161:异步清0(低电平),同步置数,CP上升沿计数,功能表见表5-10;4位同步二进制计数器74LS163:同步清0(低电平),同步置数,CP上升沿计数,功能表见表5-11; 4位同步十进制计数器74LS160:同74LS161,功能见表5-14; 同步十六进制加/减计数器74LS191:无清0端,只有异步预置端,功能见表5-12 ; 双时钟同步十六进制加减计数器74LS193:有二个时钟CPU,CPD,异步置0(H),异步预置(L),功能见表5-13。四、 时序逻辑电路的设计1. 用触发器组成同步计数器的设计方法及设计步骤(例5-3)逻辑抽象 状态转换图
8、画出次态 以及各输出的卡诺图 利用卡诺图求状态方程和驱动方程、输出方程 检查自启动(如不能自启动则应修改逻辑) 画逻辑图2. 用集成计数器组成任意进制计数器的方法 置0法:如果集成计数器有清零端,则可控制清零端来改变计数长度。如果是异步清零端,则N进制计数器可用第N个状态译码产生控制信号控制清零端,产生控制信号时应注意清零端时高电平还是低电平。 置数法:控制预置端来改变计数长度。 如果异步预置,则用第N个状态译码产生控制信号。 如果同步预置,则用第N-1个状态译码产生控制信号,也应注意预置端是高电平还是低电平。两片间进位信号产生:有串行进位和并行进位二种方法。详见P182图5-57第6章 可编
9、程逻辑器件一、半导体存储器的分类及功能从功能上分为随机存取存储器RAM和只读存储器ROM。RAM特点:正常工作时可读可写,掉电时数据丢失。ROM特点:正常工作时可读不可写,掉电时数据保留。 二、半导体存储器结构1.ROM、RAM结构框图以及两者差异2.二极管ROM点阵图三、存储器容量扩展 位扩展:增加数据位数;字扩展:增加存储单元;字位全扩展。第8章 脉冲的产生和整形电路重点:555电路及其应用 一、 用555电路组成施密特触发器1. 电路如图6.1所示 2. 回差计算 回差 3. 对应输入波形、输出波形如图6.2所示二、 用555电路组成单稳态电路1. 电路如图6.3所示 稳态时 2. 脉宽
10、参数计算3. 波形如图6.4所示三、 用555组成多谐振荡器1. 电路组成如图6.5所示 2. 电路参数:充电:;放电:周期第9章 数/模 和 模/数 转换电路一、 D/A 转换器D/A 转换器的一般形式为: ,为比例系数,为输入的二进制数,D/A 转换器的电路结构主要看有权电阻、T型电阻网络D/A 转换器等。T型电阻网络D/A转换器输出电压和输入二进制数之间关系的推导过程。二、 A/D 转换器1. A/D 转换器基本原理 取样定理:为保证取样后的信号不失真恢复变量信号,设采样频率为,则A/D 转换器过程:采样、保持、量化、编码2. 典型A/D 转换器的工作原理逐次逼近型A/D 转换器原理双积分型A/D 转换器的原理10