清华大学版图课程

上传人:lc****zq 文档编号:137488871 上传时间:2020-07-08 格式:PPT 页数:50 大小:1.24MB
返回 下载 相关 举报
清华大学版图课程_第1页
第1页 / 共50页
清华大学版图课程_第2页
第2页 / 共50页
清华大学版图课程_第3页
第3页 / 共50页
清华大学版图课程_第4页
第4页 / 共50页
清华大学版图课程_第5页
第5页 / 共50页
点击查看更多>>
资源描述

《清华大学版图课程》由会员分享,可在线阅读,更多相关《清华大学版图课程(50页珍藏版)》请在金锄头文库上搜索。

1、,Cadence设计系统介绍 清华大学微电子所,OUTLINE,Cadence 系统概述,版图设计工具Virtuoso LE,版图验证工具Diva,版图验证工具Dracula,设计流程,版图验证,版图验证的必要性? 确保版图绘制满足设计规则 确保版图与实际电路图一致 确保版图没有违反电气规则 可供参数提取以便进行后模拟,版图验证,IC 后端流程图:,Cadence 版图验证工具,Diva Diva 是 Cadence 的版图编辑大师Virtuoso集成的交互式版图验证工具,具有使用方便、操作快捷的特点,非常适合中小规模单元的版图验证。 Dracula Dracula(吸血鬼)是 Cadence

2、 的一个独立的版图验证工具,按批处理方式工作,功能十分强大,目前是完整芯片验证的标准。,版图验证工具DIVA,Diva Design Interactive Verification Automation DIVA 是 Cadence软件中的验证工具集,用它可以找出并纠正设计中的错误.它除了可以处理物理版图和准备好的电气数据,从而进行版图和线路图的对查(LVS)外。还可以在设计的初期就进行版图检查,尽早发现错误并互动地把错误显示出来,有利于及时发现错误所在,易于纠正。,版图验证工具DIVA,Diva 工具集组成: 1.设计规则检查(iDRC) 2.版图寄生参数提取(iLPE) 3.寄生电阻提取

3、(iPRE) 4.电气规则检查(iERC) 5.版图与电路图一致比较(iLVS),版图验证工具DIVA,Remark: Diva中各个组件之间是互相联系的,有时候一个组件的执行要依赖另一个组件先执行。例如:要执行LVS就先要执行DRC。 运行 Diva 之前,要准备好规则验证文件,这些文件有默认名称:做DRC时的文件应以divaDRC.rul命名,版图提取文件以divaEXT.rul命名。做LVS时规则文件应以divaLVS.rul命名。,版图验证工具DIVA,DIVA功能 DRC Extractor ERC LVS,版图验证工具DIVA,DRC:对 IC 版图做几何空间检查,以确保线路能够被

4、 特定加工工艺实现。 ERC:检查电源、地的短路,悬空器件和节点等电气 特性。 LVS:将版图与电路原理图做对比,以检查电路的连 接,与MOS的长宽值是否匹配。 LPE:从版图数据库提取电气参数(如MOS的W、L值 BJT、二极管的面积,周长,结点寄生电容等) 并以Hspice 网表方式表示电路。,版图验证工具DIVA,DIVA工具流程,版图验证工具DIVA,Design Rule Checking,版图验证工具DIVA,DRC 界面,版图验证工具DIVA,Checking Method指的是要检查的版图的类型: Flat 表示检查版图中所有的图形,对子版图块不检查。 Hierarchical

5、利用层次之间的结构关系和模式识别优化,检查电路中每个单元块内部是否正确。 hier w/o optimization 利用层次之间的结构关系而不用模式识别优化,来检查电路中每个单元块 。 Checking Limit 可以选择检查哪一部分的版图: Full 表示查整个版图 Incremental 查自从上一次DRC检查以来,改变的版图。 by area 是指在指定区域进行DRC检查。一般版图较大时,可以分块检查。,版图验证工具DIVA,Switch Names 在DRC文件中,我们设置的switch在这里都会出现。这个选项可以方便我们对版图文件进行分类检查。这在大规模的电路检查中非常重要。 E

6、cho Commands 选上时在执行DRC的同时在CIW窗口中显示DRC文件。 Rules File 指明DRC规则文件的名称,默认为divaDRC.rul Rules Library 这里选定规则文件在哪个库里。 Machine 指明在哪台机器上运行DRC命令。 local 表示在本机上运行。对于我们来说,是在本机运行的,选local。 remote 表示在远程机器上运行。 Remote Machine Name 远程机器的名字。,版图验证工具DIVA,Diva 查错: 错误在版图文件中会高亮显示,很容易观察到。另外也可以选择Verify-Markers-Find菜单来帮助找错。单击菜单后

7、会弹出一个窗口,在这个窗口中单击apply就可以显示第一个错误。 同样,可以选择Verify-Markers-Explain来看错误的原因提示。选中该菜单后,用鼠标在版图上出错了的地方单击就可以了。也可以选择Verify-Markers-Delete把这些错误提示删除。,版图验证工具DIVA,版图验证工具DIVA,分析错误(Explain),版图验证工具DIVA,版图验证工具DIVA,Extractor,版图验证工具DIVA,Extractor 功能 提取器件和互联信息用于 ERC 或 LVS 提取网表 提取有寄生参数的版图网表用于模拟 提取层次 Flat Hierarchical Micro

8、,版图验证工具DIVA,Extractor 界面,版图验证工具DIVA,版图验证工具DIVA,LVS,版图验证工具DIVA,LVS,版图验证工具DIVA,LVS Check,版图验证工具Dracula,Dracula (吸血鬼)是 Cadence 的一个独立的版图验证工具,它采用批处理的工作方式。Dracula 功能强大,目前被认为布局验证的标准,几乎全世界所有的 IC 公司都拿它作 sigh-off 的凭据。特别是对整个芯片版图的最后验证,一定要交由 Dracula 处理。,版图验证工具Dracula,Basics of Dracula Verication 版图验证与工艺相关-需要工艺信息

9、数据库 版图验证输入-版图数据(GDSII格式);网表信息(用于LVS);工艺相关信息 验证方式-Incremental VS Full chip Hierarchical VS Flatten Online VS offline,版图验证工具Dracula,Dracula 主要功能: 1设计规则检查DRC * 2电气规则检查ERC 3版图 填充设计数据信息; 编译命令文件; 提交执行文件; 查询验证结果报表并修改错误;,版图验证工具Dracula,版图GDSII 格式转换 WHY:Dracula 处理对象是GDSII文件 操作步骤: 执行:CIWFileExportStream 弹出如下窗口

10、:,版图验证工具Dracula,运行目录,输出文件名,What is this?,版图验证工具Dracula,It is this,the two units should be consistent!,These two items should be changed according to your design,版图验证工具Dracula,Dracula-DRC,Function of DRC 检查布局设计与制程规则的一致性; 基本设计规则包括各层width,spcing及不同层之间的spcing,enclosure等关系; 设计规则的规定是基于process variation, e

11、quipment limitation,circuit reliability; 特殊情况下,设计规则允许有部分弹性;,Dracula-DRC,Find DRC Errors with InQuery,Dracula-DRC,Dracula DRC 验证步骤: 把版图的GDII文件导出到含有DRC规则文件的目录(run directory)下; 更改DRC文件中的INDISK和PRIMARY值; 在xterm中,进入含DRC规则文件的运行目录下,依次输入如下命令: % PDRACULA %:/get DRC文件名 %:/fi % ,Dracula-DRC,打开待检验单元的版图视图,在工作窗口选

12、择ToolsDracula Interface (对于4.45以下版本,选择Tools-InQuery),工具菜单里多出DRC、LVS等项。,Dracula-DRC,选择DRC-setup,弹出如下图所示对话框,在Run Directory栏中填入运行DRC的路径后,点OK,打开的版图中会出现错误标记。,Dracula-DRC,Dracula-LVS,Dracula LVS(包含器件提取)步骤: 1.把版图的GDSII文件导出到含有LVS规则文件的目录; 2.把单元的hspice网单文件导出到含有LVS规则文件的目录; 3.更改LVS规则文件中的INDISK和PRIMARY值; 4.在控制终端

13、的含LVS规则文件的目录下输入: LOGLVS :cir 网单文件名,Dracula-LVS,%:con 原理图单元名 %:x %PDRACULA %:/get LVS规则文件名 %:/fi %,Dracula-LVS,LVS 比较结果查看: 按上述步骤执行完LVS后,工作目录下会生成名为lvsprt.lvs的文件,打开此文件可以查看LVS结果报告。如果版图与电路图匹配,会显示“LAYOUT AND SCHEMATIC MATCHED”,否则,会列出Discrepancy项,并注有不能匹配的部分在版图中的坐标和网单中的器件名。,Dracula-LVS,InQuery for LVS Setup environment for lvs,Dracula-LVS,Select error,Dracula-LVS,Display net or device,Dracula-LVS,SchematicCDL网表转换: CIW-FileExportCDL,Dracula-LVS,

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 大杂烩/其它

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号