《202X年Max+Plus II简易用户使用入门指南》由会员分享,可在线阅读,更多相关《202X年Max+Plus II简易用户使用入门指南(39页珍藏版)》请在金锄头文库上搜索。
1、Max PlusII简易用户使用入门指南 设计输入 ES Site授权及PLS WEB特点 项目编译 项目校验 器件编程 MAX PLUSII时间分析器 MAX PLUSII图形编辑器 MAX PLUSII文本编辑器 MAX PLUSII编程器 编译器网表提取器 适配 逻辑综合器 数据库建库器 MAX PLUSII信息处理器和层次显示 ES Site PLS WEB允许用户使用Classic系列 MAX5000系列 MAX7000 S 系列以及EPM9320 EPF8282A EPF8452A EPF6016 EPF10K10器件完成设计 运行光盘中的安装程序 在开始菜单中选择运行 然后在打开
2、对话框内输入 pc maxplus2 install 然后按照屏幕上的提示进行操作 在安装过程中 如果需要帮助 则选择Help按钮 当MAX PLUSII安装成功后 read me文件将自动出现 它含有一些重要的信息 用户应当仔细阅读它 Max PlusII的安装 双击MAX PLUSII图标或在开始菜单内选择MAX PLUSII项 开始运行MAX PLUSII Max PlusII的安装 第一次运行MAX PLUSII 第一次运行MAX PLUSII时 将会出现如下的窗口 选择ESsiteLicense按钮 Max PlusII的安装 选择ES Site授权安装 申请授权代码 Max Plu
3、sII的安装 输入授权代码 当您收到Alter公司的授权代码后 请按下列步骤操作 1 在option菜单内选择AuthorizationCode项 将会出现授权代码对话框 2 在对话框内 输入您的授权代码 3 按下Validate按钮 4 您将在AvailableFeatures对话框内看到被允许使用的功能 5 按下OK按钮 Max PlusII的安装 MAX PLUSII管理器窗口 ES Site授权有效后 您将返回到MAX PLUSII管理器窗口 项目名称 项目路径 工具条 Max PlusII的安装 MAX PLUSII管理器菜单条 生成一个新图形文件 1 在File菜单中选择New 2
4、 选择GraphicEditorFile然后按下OK按钮 将会出现一个无标题的图形编辑窗口 如下页所示 生成一个图形设计文件 图形编辑器窗口 工作区域 最大化按钮 文本工具 对角线工具 圆形工具 缩小按钮 放大按钮 关闭橡皮筋连接功能 选择工具 正交线工具 与窗口适配 弧形工具 打开橡皮筋连接功能 连接点接 断 生成一个图形设计文件 输入Altera图元 选择工具按钮有效时 在图形编辑器窗口的空白处单击鼠标左键以确定输入位置 然后选择EnterSymbol 或双击鼠标左键 将出现一个EnterSymbol对话框 在symbolLibraries框中选择 maxplus2 max2lib pri
5、m 所有的Altera图元以列表方式显示出来 选择您想输入的图元 然后选择OK 指定您将输入文件中的符号名称 双击一个符号库 在SymbolFiles对话框中将出现它的所有符号 显示当前路径下的所有符号 生成一个图形设计文件 输入74系列的符号 MAX PLUSII为实现不同的逻辑功能提供了许多符号 如 图元符号 兆功能符号和宏功能符号 在图形编辑器文件中可直接使用以上符号 74系列符号的输入方法和上页图元输入的方法相同 当EnterSymbol对话框出现后 在symbolLibraries对话框中选择 maxplus2 max2lib mf 路径 在SymbolFiles对话框中 选择您需要
6、的74系列符号 生成一个图形设计文件 输入LPM符号 lpm libraryparameterizedmegafunction 符号的输入方法与先前符号的输入方法相同 在EnterSymbol对话框出现后 在symbolLibraries框中选择 maxplus2 max2lib mega lpm 路径 在SymbolFiles框中选择您需要的lpm符号 双击参数框 位于符号的右上角 输入您需要的lpm的参数 在PortStatus框中选择Unused 可将您不需要的信号去掉 生成一个图形设计文件 连线 如果需要连接两个端口 将您的鼠标移到其中一个端口 则鼠标自动变为 形状 一直按住鼠标的左键
7、并将鼠标拖到第二个端口 放开左键 则一条连接线被画好了 如果您需要删除一根连接线 单击这根连接线并按Del键 生成一个图形设计文件 为管脚和节点命名 在管脚上的PIN NAME处双击鼠标左键 然后输入名字 选中需命名的线 然后输入名字 对n位宽的总线A命名时 您可以采用A n 1 0 形式 其中单个信号用A0 A1 A2 An形式 生成一个图形设计文件 例1 三到八译码器 生成一个图形设计文件 例2 4 bit计数器 输入符号 总线 节点名称 74163符号 输出符号 连接点 输入管脚名 输出管脚名 总线名称 建立一个图形设计文件 保存您的文件 如需要保存文件 选择File菜单中的SaveAs
8、项 将出现SaveAs对话框 如下图所示 在FileName对话框内输入设计文件名 然后选择OK即可保存文件 指定具体的设计文件名 显示当前文件类型的缺省 Default 扩展名 您可从下拉列表中选择不同的扩展名 生成一个图形设计文件 指定项目名称 MAX PLUSII中 在编译一个项目前 您必须确定一个设计文件作为您的当前项目 请按下列步骤确定项目名 1 在Filemenu菜单中选择ProjectName项 将出现ProjectName对话框 2 在Files框内 选择您的设计文件 3 选择OK MAX PLUSII的标题条将显示新的项目名字 当前项目 显示当前路径下的全部设计文件和编程文件
9、 生成一个图形设计文件 显示当前项目名 显示当前路径 显示所有子目录 显示所有本地和网络驱动器 创建缺省 Default 符号 在File菜单中选择Save Check项 检查设计是否有错误 如果没有 在File菜单中选择CreateDefaultSymbol项 即可创建一个设计的符号 该符号可被高层设计调用 其它设计输入方法 您也可以通过Altera的硬件描述语言 AHDL 创建一个文本设计文件 tdf 可从AHDL帮助菜单和AHDL模板中获得相关内容 您还可通过波形设计文件 wdf 进行设计输入 打开编译器窗口 打开编译器窗口 在MAX PLUSII菜单内选择Compiler项 则出现编译
10、器窗口 如上图所示 选择Start即可开始编译 MAX PLUSII编译器将检查项目是否有错 并对项目进行逻辑综合 然后配置到一个Altera器件中 同时将产生报告文件 编程文件和用于时间仿真用的输出文件 但是 在开始编译前 我们还必须设定一些别的选项 完成情况状态条 在编译项目时 沙漏将不停地翻动 模块盒 编译您的项目 选择一个器件 首先 您需要为项目指定一个器件系列 然后 您可以自己选择某个具体的器件 也可以让编译器在该器件系列内自动选择最适合您的项目的器件 确定器件系列 2 选择一个器件系列 3 选择某一器件或选择AUTO让MAX PLUSII为您选择一个器件 4 按下OK按钮 1 在A
11、ssign菜单内选择Device项 将出现Device对话框 编译您的项目 管脚分配 Altera推荐让编译器自动为您的项目进行管脚分配 但如果用户必须自己分配管脚 请按以下步骤进行 3 在NodeName框内输入管脚的名字 4 在ChipResource对话框内 选择管脚并输入管脚的序列数 5 按下Add按钮 6 您分配的管脚将出现在这个框内 7 按下OK按钮 1 确定您已经选择了一种器件 2 在AssignMenu菜单中选择Pin Location Chip项 编译您的项目 选择一种全局逻辑综合方式 您可以为您的项目选择一种逻辑综合方式 以便在编译过程中指导编译器的逻辑综合模块的工作 按以
12、下步骤为您的项目选择一种逻辑综合方式 2 在GlobalProjectSynthesisStyle下拉列表中选择您需要的类型 缺省 Default 的逻辑综合类型是NORMAL 综合类型FAST可以改善项目性能 但通常使您的项目配置比较困难 综合类型WYS WYG可进行最小量逻辑综合 3 您可以在此0和10之间移动滑块 移到0时 最优先考虑占用器件的面积 移到10时 系统的执行速度得到最优先考虑 1 在AssignMenu菜单内选择GlobalProjectLogicSynthesis项 将出现GlobalProjectLogicSynthesis对话框 编译您的项目 对MAX器件进行多级综合
13、 对于MAX 乘积项 器件 您可以选择多级综合 它可以充分利用所有可使用的逻辑选项 这种逻辑综合方式 用于处理含有特别复杂的逻辑的项目 而且配置时不需要用户干涉 对于FLEX器件 这个选项自动有效 选中该框 则多级综合方式对MAX5000 7000系列器件有效 选中该框 则多级综合方式对MAX9000系列器件有效 编译您的项目 FLEX器件的进位 级联链 进位链提供逻辑单元之间的非常快的向前进位功能 利用级联链可以实现扇入很多的逻辑函数 如选择FAST综合方式 则进位 级联链选项自动有效 按如下步骤可人工选择该选项是否有效 1 在GlobalProjectLogicSynthesis对话框内选
14、择DefineSynthesisStyle项 将出现DefineSynthesisStyle窗口 2 如需使用进位链功能 则从下拉菜单内选择Auto 3 如需使用级联链功能 则从下拉菜单中选择Auto 编译您的项目 设置定时要求 您可以对整个项目设定全局定时要求 如 传播延时 时钟到输出的延时 建立时间和时钟频率 对于FLEX8000 FLEX10KandFLEX6000系列器件 定时要求的设置将会影响项目的编译 按如下步骤设置定时要求 2 在相应的对话框内输入您对项目的定时要求 3 按下OK按钮 1 在AssignMenu菜单内 选择GlobalProjectTimingRequiremen
15、ts项 将出现GlobalProjectTimingRequirements对话框 编译您的项目 准备编译 在Processing菜单下 有一些会对编译产生影响的选项 最后 在编译器窗口中选择Start 在编译器编译您的项目期间 所有的信息 错误和警告将在自动打开的信息处理窗口中显示出来 如果有错误发生 选中该错误信息 然后按下locate按钮 您将找到该错误在设计文件中所处的位置 DesignDoctor 在编译期间 可选的DesignDoctor工具将检查项目中的所有设计文件 以发现在编程的器件中可能存在的可靠性不好的逻辑 SmartRecompile 当该选项有效时 编译器将保存项目中在
16、以后编译中会用到的额外的数据库信息 这样可以减少将来编译所需的时间 TotalRecompile 要求编译器重新生成编译器网表文件和层次互连文件 编译您的项目 启动定时分析工具 编译完成后 您可以利用定时分析器来分析您的项目的性能 定时分析器提供了三种分析模式 在MAX PLUSII菜单中选择TimingAnalyzer项 即可打开定时分析器窗口 定时分析 传播延迟分析 在Analysis菜单中选择DelayMatrix项 选择Start 则定时分析器立即开始分析您的项目并计算项目中每对连接的节点之间的最大和最小传播延迟 定时分析 时序逻辑电路性能分析 在Analysis菜单内选择RegisterPerformance项 选择Start就开始进行时序逻辑电路性能分析 打开信息处理窗口并显示延迟路径 显示被分析的时钟信号的名称 显示制约性能的源节点的名称 显示制约性能的目标节点的名称 显示在给定时钟下 时序逻辑电路要求的最小时钟周期 显示给定的时钟信号的最高频率 选择Start 开始进行时序逻辑性能分析 定时分析 建立和保持时间分析 在Analysis菜单中选择Set HoldMatri