《2020（质量管理）硬件信号质量测试规范》由会员分享，可在线阅读，更多相关《2020（质量管理）硬件信号质量测试规范（61页珍藏版）》请在金锄头文库上搜索。
1、目 录 1引言 6 2适用范围 6 3信号质量测试概述 6 3 1信号完整性 6 3 2信号质量 7 4信号质量测试条件 12 4 1单板 系统工作条件 12 4 2信号质量测试人员要求 12 4 3示波器选择与使用要求 12 4 4探头选择与使用要求 13 4 5测试点的选择 14 5信号质量测试通用标准 14 5 1信号电平简述 14 5 2合格标准 16 5 3信号质量测试结果分析注意事项 17 6信号质量测试方法 19 6 1电源信号质量测试 19 6 1 1简述 19 6 1 2测试项目 19 6 1 3测试方法 19 6 2时钟信号质量测试 26 6 2 1简述 26 6 2 2测
2、试方法 26 6 2 3测试指标与合格标准 26 6 2 4注意事项 28 6 3复位信号质量测试 29 6 3 1简述 29 6 3 2测试方法 29 6 3 3测试项目与合格标准 29 6 3 4注意事项 31 6 3 5测试示例 31 6 4数据 地址信号质量测试 33 6 4 1简述 33 6 4 2测试方法 33 6 4 3测试项目 34 6 4 4测试示例 35 6 5差分信号质量测试 36 6 5 1简述 36 6 5 2测试项目 36 6 5 3测试方法 36 6 5 4合格标准 38 6 5 5注意事项 42 6 5 6测试示例 42 6 6串行信号质量测试 43 6 6 1
3、概述 43 6 6 2测试项目 44 6 6 3测试方法 45 6 6 4合格标准 46 7信号质量测试CHECKLIST 49 8测试系统接地说明 51 9引用标准和参考资料 54 信号质量测试规范 关键词 信号完整性 测试 摘 要 本规范详细说明了单板信号质量测试的方法 其中包括各类信号波形参数的定义 进行 信号质量测试的条件 覆盖范围 合格标准 信号分类 各类信号波形参数的指标 测 试点的选择以及测试结果分析重点 缩略语清单 SISignal Integrity 信号完整性 TTLTransistor Transistor Logic 晶体管 晶体管逻辑 CMOSComplementar
4、y Metal Oxide Semicondutor 互补金属氧化物半导体 LVTTLLow Voltage TTL 低电压 LVCMOSLow Voltage CMOS 低电压 ECLEmitter Coupled Logic 发射极耦合逻辑 PECLPseudo Positive Emitter Coupled Logic 伪发射极耦合逻辑 LVDSLow Voltage Differential Signaling 低电压差分信号 GTLGunning Transceiver Logic 射电收发逻辑 HSTLHigh Speed Transceiver Logic 高速收发器逻辑 eH
5、STLEnhanced High Speed Transceiver Logic 增强高速收发器逻辑 dHSTLDifferential HSTL 差分HSTL SSTLStub Series terminated Logic 线脚系列终端逻辑 SPISerial Peripheral Interface 串行外围接口 I2CInter Integrated Circuit Bus 内部集成电路总线 USBUniversal Serial Bus 通用串行总线 1 引言 信号质量测试规范 是为了规范和指导 硬件调试 硬件测试 以及 生产测试 时信号 质量测试方法及手段 在总结长期实际工作经验的
6、基础上制定的 由于某些原因的限制 本规范难免会存在着一些纰漏 我们实际使用 遵循规范的过 程 也是一个检验和完善规范的过程 希望大家能积极的提出宝贵意见及见解 以保持该规 范的的可操作性 推动我司规范性文档的建设进程 2 适用范围 本规范作为研发 中试进行信号质量测试的共同标准 本规范适用所有数字信号的调试 测试过程 测试时应覆盖各个功能模块 包括电源 时钟 复位电路 CPU最小系统 外部接口 E1 网口 串口等等 逻辑芯片 CPLD FPGA 专用电路等等 模拟电路由于其信号的连续变化性 不能直接应用本规范 可择情参考 本文档不包括的内容 非信号质量测试内容 例如不适用于部分硬件接口指标测试
7、 系 统硬件规格测试 环境测试 EMC测试 安规测试 防护测试 振动测试等 3 信号质量测试概述 3 1 信号完整性 现在的高速数字系统的时钟频率可能高达数百兆Hz 其快斜率瞬变和极高的工作频 率 以及很大的电路密集度 必将使得系统表现出与低速设计截然不同的行为 出现了信号 完整性问题 破坏了信号完整性将直接导致信号失真 定时错误 以及产生不正确数据 地 址和控制信号 从而造成系统误工作甚至导致系统崩溃 因此 信号完整性问题已经越来越 引起高速数字电路设计人员的关注 如果电路中信号能够以要求的时序 持续时间和电压幅度到达IC 则该电路具有较好的 信号完整性 反之 当信号不能正常响应时 就出现了
8、信号完整性问题 SI Signal Integrity 解决的是信号传输过程中的质量问题 尤其是在高速领域 数字信号的传输不能 只考虑逻辑上的实现 物理实现中数字器件开关行为的模拟效果往往成为设计成败的关键 3 2 信号质量 常见的信号质量问题表现在下面几个方面 1 过冲 类型正过冲负过冲 图例 危害1 闩锁损伤器件 VCC VDD 对器件冲击造成器件损坏 2 形成干扰源 对其它器件造成 串扰 1 闩锁损伤器件 VIH 输入低电平 VIH VT VIL VOL 5 2 合格标准 表 1 电平信号高低电平合格标准 单位 V 信号类型 VCCVOHVIHVTVILVOL TTL ABT 52 42
9、1 50 80 4 LVTTL LVT LVC ALVC LV 3 32 421 50 80 4 CMOS54 43 52 50 50 5 LVCMOS3 3 2 52 4 2 02 0 1 71 5 1 20 8 0 70 2 0 2 LVDS1 4752 41 200 925 CML1 5 1 81 5 1 81 91 61 31 0 1 3 ECL LVECL0 0 88 1 24 1 3 1 36 1 72 PECL54 23 93 73 523 05 LVPECL3 32 422 062 001 941 58 GTL 1 20 90 80 750 4 GTL 1 51 110 950
10、 4 ETL52 41 61 51 40 4 BTL 低电平为 1V 2 11 61 551 471 1 HSTL I II 1 1 51 30 850 750 650 4 1 在 HSTL 标准中 根据输出缓冲特性的不同 HSTL 被分为四种类型 其中第 1 3 4 类为并行终端负载 第 2 类为串行终端负载 另外根据 EIA JESD8 6 的规定 HSTL II HSTL III 和 HSTL IV 的 VT是可选的 VT的变化 HSTL III IV 1 51 310 90 80 4 SSTL 2 I II 2 2 52 31 431 251 070 2 SSTL 3 I II 3 3
11、3 11 71 51 30 2 表 2 过冲毛刺合格标准 单位 V 信号类型正向过冲负向过冲正向回冲负向回冲正向毛刺负向毛刺 实测 VIH 要求 实测 VIL 要求 PECL 0 23 87 3 523 87 3 87 3 52 TTL 12 4 0 82 4 3 0 6 LVTTL 3V 12 4 0 82 4 2 8 0 6 CMOS 13 5 1 5 1 53 5 1 GTL 0 41 2 0 31 2 1 4 0 4 GTL 0 30 95 0 250 95 1 15 0 3 小结 从上表中可以看出 正向回冲和毛刺应大于VOH 负向回冲和毛刺应小于VIL 也就是保证过冲和毛 刺不被误判
12、断为有效信号 正向过冲和负向过冲在器件absolute maximum rating 基础上略有放宽 会影响 VIH和 VIL 2 SSTL 标准专门针对高速内存 特别是 SDRAM 接口 目前存在两种 SSTL 的标准 SSTL 3 是 3 3V 标准 SSTL 2 是 2 5V 标准 针对这两个标准 JEDEC Joint Electron Device Engineering Council 电子元件工业联合会 是 由生产厂商们制定的国际性协议 主要为计算机内存制定标准 根据输出缓冲器的特点定义出多个不同的等级 常见 的有 I 级和 II 级 过冲 与 Absolut e Maximu
13、m Rating 我们注意到芯片资料中常规定absolute maximum rating的要求 例如 LVTH16245 的器件资料规定其VI 直流输入电压 的范围 0 5 7 0V 当管脚电压范围长期超过器件的absolute maximum rating时 器件很容易 失效 器件资料里常提到 Absolute Maximum continuous ratings are those values beyond which damage to the device may occur 对于 我们调试 测试过程中常遇到的时钟信号过冲 一般是处在时钟信号上升 下降沿上的 不是一直处于超过abs
14、olute maximum rating的状态 所以考 虑实际情况 我们以上表为依据来评估测试过冲 条件略有放宽 如果管脚上电压长期为过压 负压 则不应超过absolute maximum rating 5 3 信号质量测试结果分析注意事项 1 对设计缺陷的窄脉冲 如逻辑设计缺陷 等 不属于信号质量要求范围 而 属于设计错误 必须进行更正 2 参照信号的用途 分析信号质量对单板的影响 一些情况下差的信号质量不一定会对系统造成影响的 不能单纯参照指标 比如数 据 地址线是电平有效信号 并且通常在读写控制信号的上升 下降采样 边沿处信号 质量对系统影响不大 因此在选择我们关注的测试指标时要按需求选
15、择 但是也应当 指出 边沿处的过冲虽然对系统的功能实现可能没有影响 可是会对器件的寿命造成 不良影响 3 酌情考虑输入信号的过冲对器件的影响 视器件本身的设计 工艺而定 现在的CMOS工艺的输入电平可达0 7V 所以高电平过冲对器件的影响较小 主要 应该关注低电平过冲 器件功能出现异常可能不仅与低电平过冲的幅度有关 还与低 电平过冲的时间宽度有关 对CMOS器件尤其要注意其低电平过冲的影响 可能造成 闩锁现象 对于不同的器件 对低电平要求应符合厂家规定的absolute maximum rating 的要求 4 信号波形不标准时可能是该信号处于三态 或单板在此时并不使用该信号 对此类信号要注意
16、分析此信号是否为有效期间 如果在无效期间可视其为正 常信号 6 信号质量测试方法 6 1 电源信号质量测试 6 1 1 简述 电源本身有各类参数 在和产品配合使用时必须关注电源在实际工作过程的每一个 输出参数是否符合要求 单独的电源参数 以及电源在与产品配合工作时参数是经常不 一样的 我们必须在实际应用中对电源的每一个关键参数进行详细测试 从而保证产品 系统 的正常工作 这里讨论的是和电源工作时输出信号参数的测试方法和要求 本小节 电源信号质量测试 不仅仅指电源芯片 DC DC LDO等 还涉及芯片的电源管脚 6 1 2 测试项目 1 测试电压值 精度 2 测试电源噪声 纹波 3 测试电压上下电波形 4 测量缓启动电路参数 5 测试电源电流和冲击电流 6 测试电源告警信号 7 测试冗余电源的均流参数 6 1 3 测试方法 1 测试电压值 精度 测试仪器 万用表 或示波器 无源探头 测试方法 以测试芯片前端的输入电压为例 直流 测试工具 万用表 或示 波器 用万用表的黑表笔 或示波器探头的接地线 连接被测试电 源的地 红表笔 或示波器探头的探针 连接被测试电压 电压精度需要在单板空载 满
