《高k金属栅 集成电路工艺课件.doc》由会员分享，可在线阅读，更多相关《高k金属栅 集成电路工艺课件.doc（57页珍藏版）》请在金锄头文库上搜索。
1、 现代器件工程之七-高K介质中科院微电子所海潮和 7.1特征尺寸减小带来的负面影响及对策l常规SiO栅漏电流会呈指数规律增大2l多晶硅耗尽效应显著l硼穿透效应严重l常规的多晶硅栅电阻急剧增加l沟道杂质涨落显著 返回表1 2005 ITRS公布的世界IC工艺技术发展蓝图 tHK = eHKeOXtOX解决方案研究工作者探索了很多解决途径，发现采用高介电常数（简称高k）栅介质和金属栅是有效解决方案之一：l高k材料：ee=HKOX t OXt HK在相同等效氧化层厚度下，高K材料具有更厚的物理厚度，可以减小栅与沟道间的直接隧穿电流l金属栅：可以很好地克服多晶硅耗尽效应，消除硼穿透效应。同时，电阻率极
2、低，栅电阻小 7.2高k材料及工艺研究现状材料类型介电常数带隙Eg/eV 与硅的导带间距Ec/eVSiO2Si3N4Al2O3Ta2O5TiO2HfO2ZrO23.978.95.18.74.33.55.95.83.22.42.80.31.21.51.4926802525表1 几种常用的高K材料 几种高K材料的对比对高k栅介质的要求:1 介电常数适当大 Al2O3 优点：带隙和势垒高度大，热稳定性好，结晶温度高缺点：介电常数较低（810） TiO2 优点：具有较高的介电常数（80110）2 在Si衬底上具有好的热力学稳定性；3 在器件制作工艺过程中始终能够保持为非晶态；4 带隙尽可能大；5 与S
3、i的导带/价带间的势垒要大（1eV），缺点：结晶温度较低（400C），与Si热稳定性不好HfO2和ZrO2基本符合栅介质材料的要求，但是它们均存在较高温度下容易晶化，从而使泄漏电流增加的缺点6 固定电荷和缺陷态密度要少 Hf基高k材料研究状况HfO2具有高的介电常数（25），与硅衬底接触有大的势垒高度，与poly和金属栅都有好的兼容性。存在问题:但HfO2膜的结晶温度低于600，其结晶会成为氧或杂质扩散的快通道，引起低漏电变大等不利影响；HfO2与Si直接接触会显著降低载流子的迁移率；HfO2中大量负电荷的存在使得Vfb出现大的偏移等 .为了解决HfO2结晶温度低的问题，研究人员将N、Si、A
4、l和Ta等元素引入HfO2。实验发现，新元素引入改善了HfO2 的特性：l N的引入提高结晶温度，减少栅漏电流，抑制硼穿通效应l Si-O键改善界面特性，提高载流子迁移率l Al和Ta打断了栅介质的周期排列，提高结晶温度(研究成果有美国德克萨斯大学的HfON和HfSiON，耶鲁大学的HfAlO，新加坡国立大学的HfTaO和HfTaON等) HfONl 具有较高的结晶温度，在950C高温退火工艺中仍保 持无定形态，从而有效抑制了硼穿透现象，使泄漏电流明显减少l 但是，N的引入会造成固定电荷的增加，导致阈值电 压的漂移和载流子迁移率的降低图1 栅漏电流对比 HfAlO和HfAlONl Al有利于结
5、晶温度提高，带隙宽度增加，栅漏电流减小l 但Al2O3的介电常数较小，Al的引入会造成介电常数减小表2 HfO2和Al含量为6.8、31.7和45.5的HfAlO特性比较HfAlO介电材料 HfO2Al2O331.7%8006.8%45.5%结晶温度（C） 400 600带隙宽度 5.81000 10008.17.4介电常数 19.6 图2 结晶温度、介电常数和带隙与Al含量之间的关系 HfSiO和HfSiONSi的引入进一步改善了铪基栅器件的性能,HfSiON具有很多优越的特性:l 结晶温度高（1000C)，势垒高，漏电流小，抗硼穿透能力强l 缺陷态密度与固定电荷密度少，迁移率高，NBTI特
6、性好u由于其优越的物理和电学特性，已成为当今高k领域研究的热点，是最有希望取代SiO2的下一代栅介质材料，但其介电常数只有913，只能满足近期工业需求Vfb（mV） Vfb（mV）950 C 1050 C介电材料 EOT（A）SiO2SiON16.41314.630-4030-404不可测不可测130HfSiON表3 SiO2、SiON和HfSiON作为栅介质的PMOS电容硼穿透实验 HfTaO和HfTaONl在HfO2中引入Ta打断了晶体的周期性排列，提高了结晶温度，有效抑制了氧扩散和低k中间层的形成l在HfTaO/Si界面处大量Si-O键的形成，改善了界面特性，减小了界面态密度和电荷陷阱密
7、度，提高了载流子迁移率,减小了亚阈值摆幅表4HfO2和Ta含量为29和43的HfTaO特性比较HfTaOHfO2介电材料29%(Ta) 43%(Ta)结晶温度（C）低k中间层（A）界面态密度Dit400700/10001218.92.810125.110318112.31035411（cm）-2电子迁移率（cm/Vs）2140亚阈值摆幅Vth（mV/dec）856967 在HfTaO中引入N，并形成HfTaON/SiO2叠层栅形式。与以往的研究成果相比，其具有更加优良的电学特性：l 漏电低，热稳定性好，界面态密度低，BTI特性优良l 电子和空穴迁移率优良（在0.8MV/cm电场下，分别为理想曲
8、线的100%和96%）表5 几种新型Hf基高k栅介质器件的特性对比electron(hole)/Jg（A/cm2）Vfb-1VEOT（A）universalRef.0.8MV/cmHfTaON/SiO2HfTaO16.618.617.51.610-4-5100%(96%)54%IEDM2005VLSI2004VLSI20034.110HfSiON/SiO2110210-380%HfSiON17.1-380%(80%)VLSI2002 SiON /高K叠层结构对于高K栅介质MOSFET器件中普遍存在沟道载流子迁移率显著下降的问题，人们提出一些诸如远程声子散射(RPS)、远程库仑散射（Remote
9、 Coulomb Scattering ）、表面软光学声子散射等机制来解释该现象。实验发现，在高K与硅衬底间加一薄层高质量SiO2（SiON）可以抑制RPS、RCS现象,提高载流子迁移率。因此在高K集成时一般先生长高质量SiO2或SiON，然后再淀积高K，即采用SiON /高K叠层结构。为了不使K值过分降低，一般采用高质量的SiON作为IL。理想的N在SiO2中的分布应该如下：在Si/SiON界面处有少量的N，这有利于抑制热载流子效应，提高载流子迁移率；在SiON顶部有较高浓度的N，这有利于抑制栅介质中的杂质穿透。 新型高k材料存在的问题Si、N、Al和Ta等元素的加入大大提高了热稳定性，使高
10、k介质向实用化迈向了一大步。东芝等公司表示将在45nm技术节点采用HfSiON作为栅介质。但是，新元素的引入同时也带来了新的问题：lN和Al增加了固定电荷密度，导致载流子迁移率下降lSiO2低k介质的引入降低了HfSiON的介电常数，使其只能满足近期工业需求l因此，研究更加优良的高k栅介质材料仍然是高k栅介质领域的重要研究内容例如09-IEDM有几文章报道(1) Negatively Charged Deep Level Defects Generated byYttrium and Lanthanum Incorporation into HfO2 for Vth adjustment, a
11、nd the Impacton TDDB, PBTI and 1/f noise(2) Impact of Dipole-induced Dielectric Relaxation on High-frequency Performance inLa-incorporated HfSiON/Metal Gate nMOSFE(3) Reversible and Irreversible Degradation Attributing to Oxygen Vacancy in HfSiONGate Films during Electrical Stress Application 7.3 高k
12、栅介质制备工艺与SiO2不同，高K材料不能通过热氧化的方法实现，常用的高k材料淀积工艺主要有：PVD、MOCVD和ALD等。MOCVD（metal organic chemical vapour deposition），即金属有机物化学气相淀积，是一种利用有机金属热分解反应进行气相外延生长薄膜的化学气相淀积技术。其工作原理是：将Si片放于反应室中，向其中通入金属有机物和反应气体，金属有机物分解或与反应气体发生化学反应获得所需的薄膜物质淀积在Si衬底上。MOCVD方法广泛应用于三元和四元高k栅介质的淀积，例如：HfSiO、HfAlO等。优点：易于控制不同化学组分介质膜；可制备多层介质膜；低温沉积
13、可降低薄膜中的空位密度和缺陷；反应势垒低，制备栅介质膜时，对衬底的取向要求不高。缺点：例如：所用设备昂贵，原材料成本较高，毒性大，易引入杂质污染等。 （atomic layer deposition）本质上还是一种化学气相淀积（CVD）技术。ALD技术是交替脉冲式地将气体通入到反应腔中,发生的表面反应是自限制的，一层一层地生长薄膜。可以获得极薄的栅介质薄膜，而且薄膜特性良好。目前ALD技术广泛应用于高k氧化物薄膜制备。在高k栅介质制备工艺中:ALD质量最好，精度高，但设备昂贵；MOCVD共形性好、损伤小，但易沾污；PVD工艺简单，易于操作，但有损伤. 高k氧化物薄膜淀积后的掺氮工艺高k栅介质的制备一般是先淀积一层高k氧化物薄膜，然后进行氮化。氮化可以有效提高栅介质的结晶温度和抗硼穿透能力等，但是氮的加入也增加了栅介质中的固定电荷密度，造成阈值电压的漂移，电学特性不稳定。因此，合理地选择掺氮工艺，控制介质中的氮含量和分布，是实现优良栅介质薄膜的关键。 氮化工艺：热氮化方法（thermal nitridation）等离子体氮化方法（plasma nitridation）氮离子注入技术先氮化再氧化方法 掺氮技术氮在高k栅介质中起着重要的作用：提高介电常数提高结晶温度提高抗硼穿透能力减小泄漏电流u但增加了固定
