《应用十四进制同步减法计数器设计数字电子的设计方案》由会员分享，可在线阅读，更多相关《应用十四进制同步减法计数器设计数字电子的设计方案（26页珍藏版）》请在金锄头文库上搜索。
1、应用十四进制同步减法计数器设计数字电子的设计方案1 数字电子设计部分1.1 课程设计的目的 1.加深对教材的理解和思考，并通过实验设计、验证正是理论的正确性。 2.学习自行设计一定难度并有用途的计数器、加法器、寄存器等。 3.检测自己的数字电子技术掌握能力。1.2设计的总体框图 下图为同步二进制加法计数器示意框图 图1.2.11.3设计过程 十四进制同步减法计数器，无效态为：0001，0010 根据题意可画出该计数器状态图： 111111101101110010111010 1001 0000001101000101011001111000 图 1.3.1 选择触发器，求时钟方程，画出卡诺图。
2、 a.触发器：JK边沿触发器四个 b.时钟方程：由于是同步计数器，故CP0=CP1=CP2= CP3=CP c.卡诺图如下： 十四进制同步减法计数器次态和输出卡诺图： 图1.3.21.11 次态的卡诺图图1.3.3 1.1. 2 次态的卡诺图 图1.3.4 1.1. 3 次态的卡诺图 图1.3.5 1.1. 4 次态 的卡诺图 图1.3.6 根据卡诺图写出状态方程、输出方程：状态方程： 求驱动方程：JK触发器特性方程为：由此可以得出驱动方程： 检查电路能否自启动： 将无效态（0001，0010）代入状态方程、输出方程进行计算， 得： ,结果，均为有效态，故能自启动,其状态图为： 下图为十四进制
3、减法计数器（无效态：0001，0010）的时序图 1.4序列检测器设计的总体框图下图为序列信号发生器的设计总体框图1.5序列检测器的设计过程1.检测序列1110，画出状态图如下： 图1.5.1 2.选择触发器，求时钟方程。 选择触发器：本次设计选用2个JK边沿触发器。 时钟方程：由于是同步的，故CP0=CP1=CP 3.求输出方程和状态方程。下图为序列检测器次态和输出卡诺图： 图1.5.2 .下图为三位二进制加法器次态的卡诺图 图1.5.3 .下图为三位二进制加法器次态的卡诺图 图1.5.4 .下图为三位二进制加法器输出Y的卡诺图 图1.5.5 根据卡诺图写出状态方程、输出方程： 状态方程：
4、输出方程： 求驱动方程。 JK触发器特性方程为：由此可以得出驱动方程： 检测能否自启动（无效状态10） 所以，可以看出本题是可以自启动的。 1.6组合逻辑电路的设计要求（3-8译码器）1. 题目要求：用集成二进制译码器和与非门实现下列逻辑函数，选择合适的电路，画出连线图。 要求如下：（实现以下输出功能） 1.7组合逻辑电路的设计过程（3-8译码器）本题有三个输入信号A,B,C,所以选择3-8译码器74LS138芯片。 因此由以上表达式可知： C B A1.8设计的逻辑电路图1. 十四进制同步减法计数器 图1.6.1 2.序列检测器 图1.6.23.组合逻辑电路（译码器） 图1.6.31.9设计
5、的芯片原理图 图中为JK边沿触发器（下降沿）的引脚标号图，脉冲信号从图中1CLK和2CLK输入，PR、CLR分别为异步清零端和异步置数端。即当PR端输入高电平而CLR端输入低电平时，Q的次态被异步置为0；当PR端输入低电平而CLR端输入高电平时，Q的次态被异步置为1。 其输出特性为 ，则J=1，K=0时，输出Q的次态被同步置1；J=0，K=1时，输出Q的次态被同步置为0；J=0。,K=0时，Q的次态和现态一致，保持状态；时，Q的次态和现态状态相反，翻转。 图1.7.1 图1.7.2 上图中1,2为集成芯片中的两个与非门图1.7.3（三输入与门） 图1.7.4 两个两输入与门图1.7.5 译码器
6、1.10实验仪器 集成芯片：74LS112芯片2个（每个芯片包含2个JK触发器），74LS00芯片1个（每个包含4个与非门电路），74LS08芯片一个（每个包含4个与门电路），74LS11芯片一个，74LS138芯片一个。 数字原理教学系统试验台一台（含导线若干）。1.11实验结论经过本次课程设计，不仅使我学到了很多的知识而且大大的提升了我的动手实践能力，使我受益匪浅。比如，在设计过程中，稍有不慎就会出错，所以，我们一定要高度的重视，细心的去完成设计。接线过程是反映一个动手能力的平台，只要利用好它，对自己的动手能力很有帮助。因此，我们一定要本着一丝不苟的精神来完成每次课设，抓住锻炼自己的机会，
7、逐渐提升自己的能力。1.12参考文献1清华大学电子学教研室组编 . 余孟尝主编. 数字电子技术基础简明教程. 3版. 北京：高等教育出版. 20062沈阳理工大学信息科学与技术学院数字逻辑实验室编. 张利萍，王向磊主编. 数字逻辑实验指导书. 1版. 沈阳：沈阳理工大学出版社. 20112 模拟电子设计部分2.1 课程设计的目的与作用理解反相输入，同相输入，差分输入比例运算电路的工作原理。掌握估算反相输入，同相输入，差分输入比例运算电路输出和输入的关系。掌握分析和设计反相输入，同相输入，差分输入比例运算电路。掌握Multisim仿真时的错误形式并分析错误原因。2.2 设计任务、及所用multi
8、sim软件环境介绍设计任务：分别在三种比例运算电路的输出端加上直流电压U1(或UI1和UI2),利用虚拟仪表测量电路的输出电压U0, 结果如表7-2所示。读者可根据电路参数自行估算其输出输入关系，并与仿真结果进行比较。软件介绍： Multisim是Interactive Image Technologies (Electronics Workbench)公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。软件以图形界面为主，采用菜单、工具栏和热键相结合的方式，具有一Windows应用
9、软件的界面风格，界面由多个区域构成：菜单栏，各种工具栏，电路输入窗口，状态条，列表框等。通过对各部分的操作可以实现电路图的输入、编辑，并根据需要对电路进行相应的观测和分析。用户可以通过菜单或工具栏改变主窗口的视图内容。菜单中有一些与大多数Windows平台上的应用软件一致的功能选项，如File，Edit，View，Options，Help。此外，还有一些EDA软件专用的选项，如Place，Simulation，Transfer以及Tool等。Multisim 10 提供了多种工具栏，并以层次化的模式加以管理，用户可以通过View菜单中的选项方便地将顶层的工具栏打开或关闭，再通过顶层工具栏中的按
10、钮来管理和控制下层的工具栏。通过工具栏，用户可以方便直接地使用软件的各项功能。2.3 差分比例运算电路2.31 电路模型的建立 在Multisim中构建由三个集成运放组成的数据放大器反相输入，同相输入，差分输入比例运算电路差分比例运算电路 2.3. 2 理论分析及计算由虚短、虚断的特点可知： 利用叠加定理可求得反向输入端的电位为： 由，得： 所以，当2V、4V，=1、1.5时，分别得：-4V，-1V。2.3.3仿真结果分析 1.当输入为直流4伏和1伏时： 2.当输入为直流1伏和1.5伏时： 分析：如上图所示，理论值分别为-4V，-1V。实际值为-3.97V,-0.97V。理论值与实际值基本一致
11、，说明结论正确。2.4 单相桥式整流电路： 2.4.1 电路模型的建立 2.4.2 理论分析及计算 整流电路的输出直流电压是输入电压瞬时值在一个周期内平均值，所以，在单相桥式整流电路中， 220.9所以，当等于25V和20V时，电压分别为22.5V,18V。上式说明，在桥式整流电路中，负载上得到的直流电压约为变压器的0.9倍，这个结果是在理想情况下得到的，如果考虑整流电路内部二极管正向内阻和变压器等效内阻上的压降，输出直流电压的实际数值还要低一些。2.4.3 仿真结果分析1. 当=25V时，仿真结果： 输入电压与输出电压的数值及波形： 2. 当=20V时，仿真结果： 输入电压与输出电压的数值及波形： 2.5反相求和电路： 2.5.1电路模型的建立： 2.5.2理论分析及计算： 反相求和电路是在反相比例运算电路的基础上加以拓展而得到的。为了保证集成运放的两个输入端对地的电阻平衡，同相
