《《-计算机组成与系统结构》考试试卷》由会员分享，可在线阅读，更多相关《《-计算机组成与系统结构》考试试卷（6页珍藏版）》请在金锄头文库上搜索。
1、长江大学试卷 院（系、部） 专业 班级 姓名 学号 .密封.线.计算机组成与系统结构考试试卷一 填空题 (填空每空1分，共10分；选择填空每空2分，共20分)1 计算机系统中的存贮器系统是指_D_。A RAM存贮器B ROM存贮器C 主存贮器D cache、主存贮器和外存贮器2 某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为_B_。A +（1 2-32） B +（1 2-31） C 2-32 D 2-313 算术 / 逻辑运算单元74181ALU可完成_C_。A 16种算术运算功能B 16种逻辑运算功能C 16种算术运算功能和16种逻辑运算功能D 4位乘法运算
2、和除法运算功能4 存储单元是指_B_。A 存放一个二进制信息位的存贮元B 存放一个机器字的所有存贮元集合C 存放一个字节的所有存贮元集合D 存放两个字节的所有存贮元集合；5 相联存贮器是按_C_进行寻址的存贮器。A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式6 变址寻址方式中，操作数的有效地址等于_C_。A 基值寄存器内容加上形式地址（位移量）B 堆栈指示器内容加上形式地址（位移量）C 变址寄存器内容加上形式地址（位移量）D 程序记数器内容加上形式地址（位移量）7 以下叙述中正确描述的句子是：_D_。A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作B 同一个CP
3、U周期中，不可以并行执行的微操作叫相容性微操作C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作D 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作8 计算机使用总线结构的主要优点是便于实现积木化，同时_C_。A 减少了信息传输量B 提高了信息传输的速度C 减少了信息传输线的条数D 加重了CPU的工作量9 带有处理器的设备一般称为_A_设备。A 智能化 B 交互式 C 远程通信 D 过程控制10.某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数 据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储 N 个数据，主程序就将其取出进
4、行处理，这种处理需要Y秒，因此该系统可以跟踪到每 秒_A_次中断请求。AN / （NX + Y） B. N / （X + Y）N C .min1 / X ,1 / Y D. max1 / X ,1 / Y 1存储_ 程序_并按_地址_顺序执行，这是_冯诺依曼_型计算机的工作原理。2移码表示法主要用于表示_浮点 _数的阶码E，以利于比较两个_指数_的大小和 _对阶_操作。3闪速存储器能提供高性能、低功耗、高可靠性及_瞬时启动_能力，为现有的_存储器_体系结构带来巨大变化，因此作为_固态盘_用于便携式电脑中。4微程序设计技术是利用_软件_方法设计_操作控制_的一门技术。具有规整性、可维护性、_灵活
5、性_等一系列优点。5衡量总线性能的重要指标是_总线带宽_，它定义为总线本身所能达到的最高_传输速率_。PCI总线的带宽可达_264MB / S_。6. 在计算机术语中，将运算器、控制器、cache合在一起，称为_CPU_，而将_CPU_和存储器合在一起，成为_主机_。7. 半导体SRAM靠_触发器_存贮信息，半导体DRAM则是靠_栅极电容_存贮信息。8. CPU _存储器_取出一条指令并执行这条指令的时间和称为_指令周期_。由于各种指令的操作功能不同，各种指令的指令周期是_不相同的_。9. 总线是构成计算机系统的_互连机构_，是多个_系统功能_部件之间进行数据传送的_公共_通道。10. DMA
6、控制器按其_组成_结构，分为_选择_型和_多路_型两种。二.判断题（每小题1分，共10分）1、存储单元是存放一个二进制信息的存贮元。2、集中式总线控制中，定时查询方式的响应速度最快。3、主程序运行时何时转向为外设服务的中断服务程序是预先安排好的。4、时序电路用来产生各种时序信号，以保证整个计算机协调地工作。5、采用下址字段法控制微程序执行顺序的微程序控制器中，一定要有微程序计数器。6、引入虚拟存储系统的目的是提高存储速度。7、方式进行外设与主机交换信息时，不需要向主机发出中断请求。8、CPU以外的设备都称外部设备。9、第三代计算机所用的基本器件是晶体管。10、CPU访问存储器的时间是由存储器的
7、容量决定的，存储容量与越大，访问存储器所需的时间越长。三简答题（每小题5分，共15分）1、与程序中断控制方式相比DMA控制方式有何特点？答：速度快。响应快、优先级高、处理快、无须现场保护和现场的恢复。但是应用范围没有程序中断控制方式广。2、微程序控制的基本思想是：把指令执行所需要的所有控制信号存放在控制存储器中，需要时从这个存储器中读取，即把操作控制信号编成微指令，存放在控制存储器中。一条机器指令的功能通常用许多条微指令组成的序列来实现，这个微指令序列称为微程序。微指令在控制存储器中的存储位置称为微地址。3、中断接口一般包含哪些基本组成？简要说明它们的作用。 答：地址译码。选取接口中有关寄存器
8、，也就是选择了I/O设备；命令字/状态字寄存器。供CPU输出控制命令，调回接口与设备的状态信息；数据缓存。提供数据缓冲，实现速度匹配；控制逻辑。如中断控制逻辑、与设备特性相关的控制逻辑等。四计算题（每小题10分，共20分）1、CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。已知cache存取周期为40ns，主存存取周期为160ns。求：1Cache 命中率H。2Cache/主存系统的访问效率e。3平均访问时间Ta。解： 命中率 H = Nc/（Nc+Nm） = 5000/（5000+2000）=5000/5200=0.96 主存慢于cache的倍率 R
9、 = Tm/Tc=160ns/40ns=4访问效率：（）+（）.平均访问时间 .n2、用16K 1位的DRAM芯片构成64K 8位的存储器。要求：（1） 画出该芯片组成的存储器逻辑框图。（2） 设存储器读 / 写周期均为0.5s，CPU在1s内至少要访存一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍，所需实际刷新时间是多少？解：（1）根据题意，存储器总量为64KB，故地址线总需16位。现使用16K1位的动态RAM芯片，共需32片。芯片本身地址线占14位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑框图如图B9.3，其中使用一片2 ：
10、4译码器。（2）根据已知条件，CPU在1s内至少需要访存一次，所以整个存储器的平均读/ 写周期与单个存储器片的读 / 写周期相差不多，应采用异步刷新比较合理。对动态MOS存储器来讲，两次刷新的最大时间间隔是2s。RAM芯片读/ 写周期为0.5s，假设16K 1位的RAM芯片由128 128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2m / 128 = 15.6s，可取刷新信号周期15s。 图 B 9.3五设计题（每小题10分，共10分）1. 机器字长32位，主存容量为1MB，16个通用寄存器，共32条指令，请设计双地址指令格式，要求有立即数、直接、寄存器、寄存器间接、变址
11、、相对六种寻址方式。解：根据题意，有32种操作码，故OP字段占5位，16个通用寄存器各占4位（源、目的）；寻址模式字段X占3位；剩余字段D为立即数和直接寻址使用，指令格式如下：5位 3位 4位 4位 16位OPX源目的D寻址模式定义如下： X=000, 立即数=D X=001, 直接寻址，E=D X=010, 寄存器直接寻址 X=011, 寄存器间接寻址, E=(R) X=100, 变址寻址，E=(R) +D X=101, 相对寻址，E=(PC)+D六综合题（每小题15分，共15分）1.有一台磁盘机，其平均寻道时间为了30ms,平均旋转等待时间为120ms，数据传输速率为500B/ms，磁盘机
12、上存放着1000件每件3000B的数据。现欲把一件数据取走，更新后在放回原地，假设一次取出或写入所需时间为：平均寻道时间+平均等待时间+数据传送时间。另外，使用CPU更新信息所需时间为4ms,并且更新时间同输入输出操作不相重叠。试问：（1） 磁盘上全部数据需要多少时间？（2） 若磁盘及旋转速度和数据传输率都提高一倍，更新全部数据需要多少间？.解：（1）磁盘上总数据量 = 10003000B = B 读出全部数据所需时间为 B 500B / ms = 6000ms 重新写入全部数据所需时间 = 6000ms 所以，更新磁盘上全部数据所需的时间为 ： 2（平均找道时间 + 平均等待时间 + 数据传送时间 ）+ CPU更新时间 = 2（30 + 120 + 6000）ms + 4ms = 12304ms (2)磁盘机旋转速度提高一倍后，平均等待时间为60ms， 数据传输率提高一倍后，数据传送时间变为： B 1000B / ms = 3000ms 更新全部数据所需时间为： 2 （30 + 60 + 3000）ms + 4ms = 6184msB卷第 6 页 共 6页
