《高职电子信息专业数字电子技术课件 第5章 时序逻辑电路》由会员分享，可在线阅读，更多相关《高职电子信息专业数字电子技术课件 第5章 时序逻辑电路（36页珍藏版）》请在金锄头文库上搜索。
1、第第5 5章章 时序逻辑电路时序逻辑电路 第第5 5章章 时序逻辑电路时序逻辑电路 时序逻辑电路的分析方法 5 1 寄存器 5 2 二进制计数器 5 3 任意进制计数器 5 4 5 15 1时序逻辑电路的分析方法时序逻辑电路的分析方法 5 1 15 1 1 时序逻辑电路功能表示方时序逻辑电路功能表示方 法法 5 1 25 1 2 时序逻辑电路的基本分析时序逻辑电路的基本分析 方法方法 式 5 1 称为时序逻辑电路的输出方程 式 5 2 称为存储电路驱动方程或激励方 程 式 5 3 称为存储电路状态方程 5 1 15 1 1时序逻辑电路功能表示方法时序逻辑电路功能表示方法 1 逻辑方程式 反映时
2、序电路输出Y 次态和输入X 现态之间对应取值关系的表格称为状态转 换表 简称状态表 若将任何一组输入变量及电路初态的 取值代入状态方程和输出方程 即可算出 电路的次态和现态下的输出值 得到的次 态又作为新的初态 2 状态转换表 反映时序电路状态转换规律及相应输入 输出取值情况的几何图形称为状态转换 图 简称状态图 3 状态转换图 时序图又称为工作波形图 它用波形形 象地表达了输入信号 输出信号 电路状 态等取值在时间上的对应关系 也就是在 时钟脉冲序列作用下 电路状态 输出状 态随时间变化的波形图 4 时序图 分析时序电路一般按如下几个步骤进 行 1 了解电路的组成 2 写方程式 3 进行计算
3、 列出状态转换表 4 整理计算结果 5 进行分析 确定电路的逻辑功能和 特点 6 逻辑功能分析 5 1 25 1 2时序逻辑电路的基本分析方法时序逻辑电路的基本分析方法 5 2 5 2 寄存器寄存器 5 2 15 2 1 数码寄存器数码寄存器 5 2 25 2 2 移位寄存器 移位寄存器 数码寄存器具有接收 存放和格出数 码的功能 图5 1所示电路是用D触发器直接构成 的单拍工作方式的4位数码寄存器 各触发 器的CP输入端连在一起 作为寄存器的接 收控制信号端 5 2 1 5 2 1 数码寄存器数码寄存器 1 由D触发器构成的数码寄存器 图图5 15 1 单拍工作工作方式的数码寄存器 1 锁存
4、器的工作原理 锁存器与D触发器不同 它在不锁存 数据时 输出端的信号随输入信号变化 一旦锁存器起锁存作用时 数据被锁住 输出端的信号不再随输入信号而变化 图5 2为锁存器的原理图 2 由锁存器构成的数码寄存器 图图5 25 2 锁存器锁存器 2 集成数码锁存器74LS373 图5 3所示为741LS373的外引图和逻辑 符号 三态输出的集成锁存器常用于数字系 统和计算机系统中 多个三态输出的集成 锁存器的输出端分别与系统相应的数据总 线相连 在三态控制端信号的控制下 各 锁存器轮流把数据送到总线上 图图5 35 3 8D8D型锁存器型锁存器74LS37374LS373 单向移位寄存器 是指仅具
5、有左移功 能或右移功能的移位寄存器 1 右移位寄存器 图5 4是用D触发器组成的4位有移位寄 存器 图中各触发器前一级的输出端Q依 次接到下一级的数据输入端D 只有第一 个触发器的D端接收数据 5 2 2 5 2 2 移位寄存器移位寄存器 1 单向移位寄存器 图图5 45 4 4 4位右移寄存器位右移寄存器 2 左移位寄存器 图5 5是4位左移位寄存器 也是由四 个D触发器组成的 从图中可以看出各触 发器后一级的输出端Q依次接到前一级的 数据输入端D 触发器的D输入端接收数据 图图5 55 5 4 4位左移寄存器位左移寄存器 在单项移位寄存器的基础上 增加由 门电路组成的控制电路 就可以构成既
6、能 左移又能右移的双向移位寄存器 74LS194为4位双向移位寄存器 74LS194的外引脚图和逻辑符号如图5 6所 示 2 集成双向移位寄存器 图图5 65 6 双向移位寄存器双向移位寄存器74LS19474LS194 5 3 5 3 二进制计数器二进制计数器 5 3 15 3 1 异步二进制计数器异步二进制计数器 5 3 25 3 2 同步二进制计数器 同步二进制计数器 以3位二进制加法计数器为例 逻辑图 如图5 7所示 用 观察法 作出该电路的时序波形图 如图5 8所示 状态图如图5 9所示 由状态 图可见 从初态000 内清零脉冲所置 开始 每输入一个计数脉冲 计数器的状态按 二进制加
7、法规律加1 所以是二进制加法计 数器 3位 5 3 1 5 3 1 异步二进制计数器异步二进制计数器 图图5 75 7 JKJK触发器构成的触发器构成的3 3位异步二进制加法计数器位异步二进制加法计数器 图图5 85 8 二进制加计数器的时序图二进制加计数器的时序图 图图5 95 9 状态图状态图 由4个JK触发器组成的4位同步二进制 加法计数器的逻辑图如图5 10所示 图中 各触发器的时钟脉冲同时接计数脉冲CP 因而这是一个同步时序电路 5 3 2 5 3 2 同步二进制计数器同步二进制计数器 1 同步二进制加法计数器 图图5 105 10 4 4位同步二进制加法计数器的逻辑图位同步二进制加
8、法计数器的逻辑图 实际应用中 有时要求一个计数器既能 作加法计数又能作减法计数 这样的计数 器称为可逆计数器 将4位二进制同步加法 计数器和减法计数器合并起来 并引入一 加 减控制信号X便构成4位二进制同步可 逆计数器 如图5 11所示 2 同步二进制可逆计数器 图图5 115 11 二进制计数器的逻辑图二进制计数器的逻辑图 5 4 5 4 任意进制计数器任意进制计数器 5 4 15 4 1 任意进制异步计数器任意进制异步计数器 5 4 25 4 2 任意进制同步计数器 任意进制同步计数器 通过反馈线和门电路来控制二进制计 数器中各触发器的端 以消去多余状态 无 效状态 构成任意进制计数器 十
9、进制加法计数器的状态转换图如图5 12所示 5 4 1 5 4 1 任意进制异步计数器任意进制异步计数器 1 脉冲反馈式 图图5 125 12 十进制加法计数器状态转换图十进制加法计数器状态转换图 通过反馈线和门电路来控制二进制计 数器中某些触发器的输入端 以消去多余 状态 无效状态 来构成任意进制计数器 图5 13所示电路是一个阻塞反馈式异 步十进制加法计数器 该电路具有向高位 计数器进位的功能 2 阻塞反馈式 图图5 135 13 阻塞反馈式异步十进制加法计数器阻塞反馈式异步十进制加法计数器 任意进制同步计数器中各触发器的翻转 是同步的 分析同步计数器的逻辑功能或 者设计一个同步计数器 都可以采用逻辑 电路的基本分析方法进行 5 4 2 5 4 2 任意进制同步计数器任意进制同步计数器
