康华光版数字电路试题总结

上传人:xmg****18 文档编号:120303306 上传时间:2020-02-06 格式:DOC 页数:17 大小:688.50KB
返回 下载 相关 举报
康华光版数字电路试题总结_第1页
第1页 / 共17页
康华光版数字电路试题总结_第2页
第2页 / 共17页
康华光版数字电路试题总结_第3页
第3页 / 共17页
康华光版数字电路试题总结_第4页
第4页 / 共17页
康华光版数字电路试题总结_第5页
第5页 / 共17页
点击查看更多>>
资源描述

《康华光版数字电路试题总结》由会员分享,可在线阅读,更多相关《康华光版数字电路试题总结(17页珍藏版)》请在金锄头文库上搜索。

1、. . . . 数 电 复 习 资 料1、 的对偶式为: ( ) 任课教师 学号 姓名 A、 B、 C、 D、 ;2、在四变量卡诺图中,逻辑上不相邻的一组最小项为: ( ) A 、 与 B、与 C、与 D、与 3、欲表示十进制数的十个数码,需要二进制数码的位数是 ( ) A、1位 B、2位 C、3位 D、4位4、 三态门输出高阻状态时,下面说法不正确的是 ( ) A、用电压表测量指针不动 B、相当于悬空 C、电压不高不低 D、测量电阻指针不动5、要用n 位二进制数为N 个对象编码,必须满足 ( ) A 、 N = 2n B、 N 2n C、 N 2n D、N = n6、如图1所示,用74LVC

2、161构成的计数器的模数是 ( )图1A、模9B、模10C、模 11 D、模12 7、 JK触发器要实现Qn+11时,J、K端的取值为 ( ) A、J=0,K=1 B、J=0,K=0 C、J=1,K=1 D、J=1,K=0 8、在同步计数器中,各触发器状态改变时刻 ( )A、相同 B、不相同 C、与触发器有关 D、与电平相同 图2 9、同步时序电路如图2所示,当A=1时其状态方程为 ( ) A、 B、 C、 D、 10、用555定时器构成单稳态触发器,其输出脉宽为 ( )A、0.7RC B、1.1RC C、1.4RC D、1.8Rc1、 的对偶式为: ( )A、 B、 C、 D、 ;2、逻辑函

3、数 和 G=AB相等,则F、G应满足关系 ( )A. B. C. D. ABCYABCY000010000011101101001101011111113、已知某电路的真值表如下表所示,则该电路的逻辑表达式为 ( )A B. C. D. 4、三态门输出高阻状态时,下面说法不正确的是 ( )A、用电压表测量指针不动 B、相当于悬空 C、电压不高不低 D、测量电阻指针不动 5、要用n 位二进制数为N 个对象编码,必须满足 ( ) A 、 N = 2n B、 N 2n C、 N 2n D、N = n 6、同步计数器和异步计数器比较,同步计数器的显著优点是 ( ) A、工作速度高 B、触发器利用率高

4、C、电路简单 D、不受时钟CP控制7、要求JK触发器状态由01,其激励输入端JK应为 ( )A、JK=0 B、JK=1 C、SR=0 D、SR=1 8、下列逻辑电路中为时序逻辑电路的是 ( ) A、变量译码器 B、加法器 C、数码寄存器 D、数据选择器 9、单稳态触发器可实现 ( )A、产生正弦波 B、延时 C、构成D触发器 D、构成JK触发器 10、用555定时器构成单稳态触发器,其输出脉宽为 ( )A、0.7RC B、1.1RC C、1.4RC D、1.8RC1在二进制编码中,若所需编码的信息有N项,则需要的二进制数码的位数n 应满足的关系是 。2在逻辑函数中,设有n个输入变量,则对应的最

5、小项有。3TTL与非门的低门限电平为0.8V,高门限电平为2V,当其输入低电平为0.4V,高电平为3.2V时,其输入低电平噪声容限UNL= ;输入高电平噪声容限为UNH= 。优先编码器74LS148输入为,输出为、。当使能输入,,时,输出编码应为_。构造一个模6计数器至少需要 个触发器;包含 个有效状态。6组合逻辑电路中的竞争冒险是由于信号在门电路中传输时存在 。7JK触发器,当J=K=1时,其输出状态方程是 。8“1”下图中,输入CP脉冲频率为20KHz,则触发器2 Q2的输出频率为 。Q2Q1CPCPJJCPKK9若将一个正弦波电压信号转换成同一频率的矩形波,应采用 电路。10一个容量为

6、的ROM,则共有 个存储单元, 根地址线, 根数据线。 1三态门输出高阻状态时,下面说法不正确的是 ( )A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动2逻辑函数 和 G=AB相等,则F、G应满足关系 ( )A. B. C. D. 3TTL 集成电路 74LS138 是线线译码器,译码器为输出低电平有效,若输入为 时,输出:为A 00100000 B11011111 C11110111 D00000100 半加器和的输出端与输入端的逻辑关系是 ( ) A、 与非 B、或非 C、 与或非 D、异或.要求JK触发器状态由01,其激励输入端JK应为 ( ) A、JK

7、=0 B、JK=1 C、SR=0 D、SR=16、下列电路中能完成的电路是 ( )7. 同步时序电路如图所示,当A=1时其状态方程为 ( ) A、 B、 C、 D、8. 下列电路中能够把串行数据变成并行数据的电路应该是()AJK触发器 B3线/8线译码器 C移位寄存器 D十进制计数器 9. 如图所示,用74LVC161构成的计数器的模数是 ( )A、模9计数器B、模10计数器C、模11计数器 D、模12计数器 . 在ADC电路中,为保证转换精度,其采样信号的频率与输入信号中的最高频率分量应满足 ( )A、 B、 C、 D、1、8421BCD码为1001,它代表的十进制数是 。2、半导体数码显示

8、器的内部接法有共 和共 两种接法。3、逻辑函数的三种表示方法分别是 、 和 。4、漏极开路门在使用时,必须要外接 。5、触发器具有 个稳定状态,在输入信号消失后,它能保持 不变。AB11&F图36、构造一个模6计数器至少需要 个触发器;包含 个有效状态。7、函数 的反函数= 。8、图3所示电路的逻辑功能与某个门的功能相同,这个门是 。9、TTL与非门的低门限电平为0.8V,高门限电平为2V,当其输入低电平为0.4V,高电平为3.2V时,其输入低电平噪声容限UNL= ;输入高电平噪声容限为UNH= 。10、在图4中,输入CP脉冲频率为20KHz,则触发器2的输出频率为 。Q1Q2CPJJCPCPKK 图41、组合逻辑电路中的竞争冒险是由于信号在门电路中传输时存在 。2、.数字电子系统按组成方式可分为 、

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 大杂烩/其它

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号