《【2017年整理】MOS的物理机制》由会员分享，可在线阅读，更多相关《【2017年整理】MOS的物理机制（14页珍藏版）》请在金锄头文库上搜索。
1、MOS 的表面能带弯曲 说明:qS ( 表面势能 ) = ( 半导体内的 Ei ) ( 表面处的 Ei ); VGS 可使表面势 s 变化 ( 基本是线性变化关系 ) ; Qn(y) 是沟道中的少数载流子面电荷密度. 半导体的 Fermi 势 B 和 表面状态:在半导体表面处的载流子浓度决定于表面能带的弯曲程度:nP0 = ni exp(EF-Ei)/kT ni ;pP0 = ni exp(Ei-EF)/kT 7.5) . a) MNOFET (栅绝缘层是 5060nm SiO2 + Si3N4 ); MAOFET (栅绝缘层是 5060nm SiO2 + Al2O3 ) .b) MFSFET
2、 (栅绝缘层是高 值的薄膜材料, 如:PZT PbZrxTi1-xO3, SPT SrBi2Ta2O3,LAO鋁酸镧, LAON镧鋁氧氮) . 材料的功函数值:金属 (独立 / 在 MOS 中) Al (4.1 / 3.2eV), Au (5.0 / 4.1eV), Ni (4.55 / 3.65eV). 半导体 (掺杂 1014cm-3 和 1016 cm-3) (独立 / 在 MOS 中) n- Si (4.32, 4.20 / 3.42, 3.30eV), p- Si (4.82, 4.49 / 3.92, 4.04eV), n- GaAs (4.44, 4.31 / 3.54, 3.4
3、1eV), p- GaAs (5.14, 5.27 / 4.24, 4.37eV) .例如, 对 Si-SiO2-Al 系统 : Al 的功函数是 3.2eV, 与各种掺杂半导体的都不同, 故热平衡时半导体表面的能带将发生弯曲. p-沟耗尽型 FET 的制作技术: 先在 n 型衬底的表面上作一层薄反型层; 或用 Al2O3 / SiO2 复合栅 , 利用膜中的负电荷效应. 表面使沟道载流子迁移率降低的原因: VGS 引起的纵向电场 Ex 把载流子吸到表面 表面散射使迁移率; VDS 引起的横向电场 Ey 使迁移率与电场有关,甚至速度饱和(在短沟道的小尺寸 MOSFET 中重要 ). 阈值电压与
4、温度的关系: VT = VFB + 2B - QB(2B) / Ci,则 dVT / dT 2 - QB / ( 2 Ci B ) (dB / dT ) ;而 B = ( kT / q ) ln( N / ni ), ni T3/2 exp-Eg / 2kT ,dB / dT ( 1 / T ) B- Eg / 2q ; dVT / dT ( 1 / T ) QB / ( 2 Ci B) - 2 B- Eg(T=0) / 2q .可见: 在温度升高时, EF 趋于 Ei, 则表面更容易反型, 即 VT 降低, dVT / dT 3/2 条件. MOSFET 的性能与温度的关系:都可通过 S 值
5、、迁移率、阈值电压的各种温度关系来进行分析. 例如 ID 与 T 的关系为:在 VGS 较高时 ( VGS - VT )比较大, 则 VT 影响很小, 从而 的温度关系使得d ID 0 ;在 VGS 中等时 VT 和 的温度关系都起作用, 使得 d ID 0 . 这时 MOSFET 的温度稳定性很好. MOSFET 的击穿电压: 有 D-S 击穿和 G-S 击穿两种. 但因无二次击穿, 故 MOSFET 的安全工作区比双极型器件的要大. MOSFET 的源- 漏击穿电压 BVDS :与漏 p-n+结的雪崩击穿电压和源 -漏穿通电压有关, 由其中的较小者决定.(对短沟道MOSFET, 还往往出现
6、 “沟道雪崩击穿” .)漏 p-n+结的雪崩击穿电压 实际上低于单个 p-n+结的击穿电压 , 常常只有 2540V.(因为栅电极覆盖在漏区部分的下面附加有额外的电场, 将首先发生击穿; 而且在截止时, VGS 为负, 这更将使击穿电压下降 .)源-漏势垒穿通电压 VPT 当源和漏 2 个耗尽区相连通时, 漏结中的电场即深入到源结, 则源区的电子可直接被拉入到漏区而形成很大的电流. VPT 与衬底掺杂浓度和沟道长度有关 ( 对短沟道、衬底低掺杂的 MOSFET, 工作电压往往受到 VPT 的限制 ) : 根据 p-n+结耗尽层宽度 = 2( Vbi V ) / q NA 1/2 = 沟道长度
7、L , 得到 VPT ( q NA / 2) L2 . MOSFET 的源- 栅击穿电压 BVGS : 由栅 SiO2 层的耐压来决定 . 当 SiO2 层击穿时, 在击穿点将产生高电流密度 ( 106 1010 A/cm2 ) 和高温( 可达到 4000 K ), 使器件损坏.(因为 MOSFET 的 CGS 很小, 若有微量的电荷即可产生很强的电场, 从而引起击穿. 故存储和使用 MOSFET 时要小心.)在 SiO2 层厚度 TOX =1000 2000 时, BVGS = 100 200 V, 有关系 BVGS = EOX TOX , SiO2 层的临界击穿电场 EOX = 5106
8、101016 V/cm .实际上, 因为 SiO2 的质量差别大, 故在设计 TOX 时应该留有 50%的安全系数. (例如, TOX =1500 时, BVGS = 75 150 V .) 栅跨导 gm : 表征栅电压对漏极电流的控制能力, 越大越好. 非饱和区 ID (VGS - VT ) VDS - VDS2 , = Z n Ci / L , gm = VDS VDS . 在电流饱和时 , gm 达到最大.饱和区 IDSat = (/2) (VGS - VT ) 2 , gm sat = ( VGS - VT ) gm max VGS .最大 gm 与 S-D 电压无关, 而随栅电压线性
9、增大.上述结论与实际情况的偏离 : VGS 的影响 : 当 VGS 高到一定时, gm sat 反而下降 (是由于强的栅电场使 n 降低所致). VDS 的影响 : 当 VDS 高到一定时, 沟道载流子的漂移速度饱和、迁移率下降,从而 gm 降低 . (在漂移速度饱和时, 电流 ID 将降低 1+ nVDS /( L vs ) 1 倍; 相应地 gm 也降低 1 + nVDS /( L vs ) 1 倍 .)串联电阻 RS 和 RD 的影响 : RS 使得加到栅极上的有效栅 -源电压降低为 VGS = VGS ID RS ,RS 和 RD 使得加到沟道上的有效漏-源电压降低为 VDS = VD
10、S ID (RS + RD);则非饱和区的有效跨导为 gm = gm 1 + gmRS + gD(RS + RD) -1 ,而饱和区的有效跨导为 gm = gm 1 + gmRS -1 ,其中 gD =( VGS - VT ) 是线性区的漏电导 .提高 gm 的措施 : 结构上增大 : 加大(Z/L) 例如采用 LDMOS 或 VDMOS 结构; 提高 n 例如采用 n-MOS 结构; 增大电容 Ci 例如采用薄栅氧化膜和高介电常数氧化膜.提高 VGS : 要求栅极耐压高, 以提高饱和跨导 .提高 VDS : 要求 S-D 击穿电压高, 以达到饱和状态而获得最大的跨导 (gm sat ).减小
11、串联电阻 RS 和 RD : 降低 S 和 D 区的体电阻以及欧姆接触电阻等. 衬底跨导 gmb :考虑 VBS 的伏安特性 , 可在以下一般 MOSFET 的伏安特性中, 把 S = 2B 用2B +V BS来代替即可.ID =(Z n Ci / L) (VGS - 2B - VD/2) VDS(2/ 3)(VDS + 2B)3/2 - (2B)3/2 .从而可求得 gmb (VDS + 2B +V BS) 1/2 - (2B +V BS) 1/2 . 漏电导 gD : 表征 S-D 电压对漏极电流的控制能力. 非饱和区 gD =( VGS VT VDS ) ( VDS ), gD 随 VD
12、S 的增大而线性减小; 当 VDS 很小时, 在 gD 表式中可略去 VDS, 即得到线性区的漏电导 (正好等于 gm sat )gDL = ( VGS VT ) .而 MOSFET 的导通电阻 Ron = VDS / ID (VDS 很小) = 1 / ( VGS VT ) .可见:线性区的漏电导正好等于导通电阻 Ron 的倒数; 有 gm sat = gDL= 1/ Ron .( 实际 MOSFET 的导通电阻应该 = Ron + RS + RD .) 饱和区 理想 MOSFET 的饱和特性与 VDS 无关, 则饱和区的漏电导 = 0, 动态电阻为 . 但实际上特性并不饱和(沟道长度调制效
13、应和漏区电场静电反馈效应所致 ),故动态电阻为有限值. “亚阈” 概念 在 VGSVT 、但 S B（即表面为弱反型) 时, 器件仍通过一定的电流 亚阈电流. 该状态具有低压和低功耗优点 逻辑应用很好. 亚阈电流与栅电压的关系: 因 S = VGS VT , 则 ID exp( qS / kT ) exp( qVGS VT / kT ) ;但在 VGS VT ( 即 S 2FB ) 时, ID 与 VGS 有线性或平方关系(非亚阈电流). 在 VDS 3kT/q 时, ID 与 VDS 的关系不大 . 在实际工作电压范围内, ID 基本上决定于 VGS (有指数关系). 影响 S 值的有关因素
14、:衬底反偏压的影响: 使 CD 减小, 则 S; 界面陷阱的影响: 将增加一个与 CD 并联的陷阱电容, 使 S；温度的影响: T使 S.因此, 为了提高 MOSFET 的亚阈区工作速度 (减小 S), 就应当加上一定的衬偏电压和减小界面陷阱. 结构设计考虑要点： 减小沟道长度 L, 以提高增益、跨导和改善频率响应 ; 减小源和漏的结深 rj , 以削弱短沟道效应; 减小寄生电容等, 以提高 fT ; 增大宽长比 Z/L, 以降低导通电阻、增大电流容量和提高饱和区的跨导 ; 提高电压和电流, 以提高功率. HMOS (high-performance MOS) 的优点和缺点:单注入 HMOS
15、的优点 用浅注入来控制 VT; 等效使源和漏的结深减小 , 短沟道效应减弱.双注入 HMOS 的优点 浅注入层用来控制 VT, 深注入层用来防止 S-D 穿通; 等效使源和漏的结深减小.缺点 使半导体表面势垒电容增加, S 值增大, 亚阈特性变差. 凹沟 MOSFET (recessed-channel MOSFET) 的优点和缺点:优点 等效使源和漏的结深减小, 短沟道效应减弱.缺点 VT 的控制较困难 (因为 VT 主要决定于 A 和 B 点处的形状与 SiO2 层的厚度); 热电子注入到 SiO2 中的可能 性增加. Schottky 势垒源和漏的 MOSFET 的优点和缺点:优点 等效使源和漏的结深0, 短沟道效应很弱; 源和
