《数字电子电路与逻辑 刘可文主编 第四章 集成逻辑门电路 答案》由会员分享，可在线阅读，更多相关《数字电子电路与逻辑 刘可文主编 第四章 集成逻辑门电路 答案（13页珍藏版）》请在金锄头文库上搜索。
1、数字电子电路与逻辑 刘可文主编 第四章 集成逻辑门电路 答案 习题4 4-1 电路如图题4.1所示，写出输出L的表达式。设电路中各元件参数满足使三极管处于饱和及截止的条件。 D B CC D3 L1 2 (a) 3 (c) (d) 图题4.1 4-1 解： （a）此电路由两级逻辑门构成，第一级是与门，输出为AB；第二级是或门，输出为： L1=AB+C （b）此电路是只有一个输入端的逻辑电路。当输入端A为低电平时，T1发射结导通，VB1<2.1V，D、T2截止，L2输出高电平；当输入端A为高电平时，T1发射结不通，+VCC足以使D、T2导通，L2输出低电平。由以上分析可见： L2?A （c
2、）此电路有两个输入端，可以分几种情况讨论其工作过程： 当输入A、B均为低电平时，T1、T2都截止，L3以下部分的支路不通，输出高电平；当输入A、B一高一低时，T1、T2中有一个截止，L3以下部分的支路仍不通，输出高电平；当输入A、B均为高电平时，T1、T2都饱和导通，L3以下部分的支路导通，输出低电平。根据以上分析可以列出真值表如表解2.1。由真值表可得表达式： L3?B?A?AB （d）此电路有两个输入端，可以分几种情况讨论其工作过程： 2 当输入A、B均为低电平时，T1、T2都截止，L4以下部分的支路不通，输出高电平；当输入A、B一高一低时，T1、T2中有一个饱和导通，L4以下部分的支路导
3、通，输出低电平；当输入A、B均为高电平时，T1、T2都饱和导通，L4以下部分的支路导通，输出低电平。根据以上分析可以列出真值表如表解4.1。由真值表可得表达式： L4?A?B 4-2 为什么说TTL与非门的输入端在以下4种接法下都属于逻辑0：（1）输入端接地；（2）输入端接低于0.8V的电源；（3）输入端接同类与非门的输出低电压0.3V；（4） 输入端通过200的电阻接地。 AB 图题4.5 4-2 解： TTL与非门的输入端接地、接低于0.8V的电源、接同类与非门的输出低电压0.3V时，输入电压均低于其关门电平VOFF(VOFF=1.3V)，因此门的输出电压均高于其输出高电平的最小值VOH（
4、min）(VOH（min）=2.4V),都属于高电平，所以以上三种输入的接法都属于逻辑0。当输入端通过200?的电阻接地时，见图解4.2。由电路分析得： R Vi?(VCC?0.7) R?Rb1 0.2?(5?0.7)?0.2V0.2?4 可见，输入电压小于关门电平，所以此种输入的接法也属于逻辑0。 3 BL iE1D 图解4.2 图解4.9 4-3 为什么说TTL与非门的输入端在以下4种接法下，都属于逻辑1：（1）输入端悬空；（2）输入端接高于2V的电源；（3）输入端接同类与非门的输出高电压3.6；（4）输入端接10k的电阻到地。 4-3 解 TTL与非门的输入端悬空时，对应T1管的发射结不
5、通，VCC使T2、T3管饱和导通，输出低电平，所以此时相当于输入逻辑1。TTL与非门的输入端接高于2V的电源、接同类与非门的输出高电压3.6V时，输入电压均高于其开门电平VON (VON略大于 1.3V),因此门的输出电压均低于其输出低电平的最大值VOL（max）（VOL（max）=0.4V）,都输出低电平，所以以上两种输入的接法都属于逻辑1。当输入端接10k?的电阻到地时，见图解4.2。 Vi?R(VCC?0.7)R?Rb1 10(5?0.7)?3.1V 10?4 可见，输入电压高于开门电平，所以此种输入的接法也属于逻辑1。但要注意的是，?在这种输入的作用下，会使T1的集电结正偏导通、T2、
6、T3管饱和导通，VB1=2.1V。而R的存在致使T1的发射结也是导通的，所以输入电压Vi最终被钳制在1.4V上。 4-4 某TTL反相器的主要参数为IIH=20A，IIL=1.4mA；IOH=400?A；IOL=14mA，求它能带多少个同样的门。 4-4 输出低电平时的扇出系数：NOL=10。输出高电平时的扇出系数：NOH=20。取两者中的较小值作为门电路的扇出系数，用NO表示：NO=10。 4-5 电路如图题4.5所示，写出输出L的表达式。 4-5 解 L?AB?A?B?A?B 4-6 在图题4.6所示的TTL门电路中，要求实现下列规定的逻辑功能时，其连接有无错误？如有错误请改正。 4 L1
7、? L2?AB L3?AB?C ABCD VCC L1 AB & =1 L2 ABC 3 （a） （b） 图题 2.6 （c） 图题4.6 4-6 解： （a）有错误。普通门电路不允许输出端直接相连，应将图中的逻辑门改为OC门。 （b）正确。图中第二个门是同或门，同或表达式：L?C?C?D。当同或门一端接VCC时，相当于输入1，这时输出信号与另一输入信号是相等的。由图题2.6（b）可见，它可以实现L2?AB。 （c）有错误。正确的连接请见图解2.6。 AB A BCL3 CL1L2 L3 图解4.6 图解4.8 *讨论：异或和同或是数字电路中常见的逻辑关系。其逻辑表达式如下： 异或：
8、L?C?D?C?D 当C=0时，L=D 。当C=1时，L?。 同或： L?C?D?C?D 当C=0时，L?。当C=1时，L=D 。 4-7 在图题4.7 中Gl为TTL三态与非门，G2为TTL普通与非门，电压表内阻为100k试求下列四种情况下的电压表读数和G2输出电压VO值： （1）B=0.3V，开关K打开； （2）B=0.3V，开关K闭合； （3）B=3.6V，开关K打开； （4）B=3.6V，开关K闭合； 5 A=0.3V B VO 图题4.7 4-7（1）B=0.3V，三态与非门处于工作状态，电压表读数：3.6V；开关K打开，G2门输入端悬空相当于输入高电平，输出电压：VO0.3V。 （
9、2）B=0.3V，三态与非门处于工作状态，电压表读数：3.6V；开关K闭合，G2门输入高电平，输出电压：VO0.3V。 （3）B=3.6V，三态与非门处于高阻态，又知开关K打开，可见电压表读数：0V；G2门输入端悬空相当于输入高电平，输出电压：VO0.3V。 （4）B=3.6V，三态与非门处于高阻态，又知开关K闭合，此时G2门输入端的情况 如图解4.2所示。其输入电压： 100 (5?0.7)?4.1V 4?100 显然G2门输入高电平，这使得输出电压：VO0.3V；而G2门中T1的集电结和T2、T3的发射结这三个串联的PN结导通，VB1=2.1V，而电压表读数为：VB10.7V=1.4V。
10、4-8 在图题4.8 中，所有的门电路都为TTL门，设输入A、B、C的波形如图4.8 （d）所示，试定量画出各输出的波形图。 Vi? VCC AB (a) 1 =1 L1 CAB (b)& 1 L2 ABA B L3 C (c) (d) 图题4.8 4-8 解： 分析图题2.8中各电路的逻辑关系： 图（a）：L1?A?B?1?A?B?A?B。图（b）：L2?AB?C。图（c）：其中的第一个门是低电平有效的三态与非门。当C=0时，三态门输出为，L3?A。当C=1时，三态门处于高阻态，对于后一级与门来说相当于输入1，所以L3=A。 6 根据以上分析，可以画出各电路的输出波形，如图解4.8所
11、示。 *讨论：画组合逻辑电路的工作波形时要注意： 首先分析电路的逻辑关系，写出表达式，不必列真值表。然后依据表达式体现的逻辑关系画出波形。画波形时可以根据输入信号的变化分段处理，并要注意将输入与输出波形在时间坐标上对应起来。 4-9 用OC门实现逻辑函数F?AB?BC?D，画出逻辑电路图。 4-9 用OC门实现逻辑函数F?AB?BC?D的逻辑电路如图解4.9所示。 4-10 电路如图题4.10 所示，试用表格方式列出各门电路的名称，输出逻辑表达式以及当ABCD=1001时，各输出函数的值。 ABC D L4 图题4.10 4-10 解答见表解4.10。 4-11 写出图题4.11 所示电路的逻
12、辑表达式。 4-11 解： 图题4.11所示为NMOS逻辑电路。其表达式： L1?A(B?C)?AC?D L2?A(B?C)?D?A(B?C)?D 4-12 写出图题4.12 所示电路的逻辑表达式。 4-12 解： 图题4.2所示为CMOS逻辑电路。其表达式： L1?A?B?A?B 7 L2?A?BC 4-13 列出图题4.13 所示电路的真值表。 1 D 2 (a) (b) 图题4.11 L1 B (a) (b) L 图题4.12 4-13 图题4.13（a）电路的真值表如表解4.13（a）所示；图题4.13（b）电路的真 值表如表解4.13（b）所示。 表解4.13（a） 表解4.13（b
13、） 4-14 试设计一个NMOS异或门，画出逻辑电路图。 4-14 解 NMOS异或门电路的逻辑电路如图解4.14所示。 8 L L 图解4.14 图解4.15 4-15 试设计一个CMOS门电路，实现逻辑关系L=AB+C，画出逻辑电路图。 4-15 解 实现逻辑关系L=AB+C的CMOS逻辑电路如图解4.15所示。 4-16 试利用CMOS传输门设计一个CMOS三态输出的两输入端与非门，画出逻辑电路图并列出其真值表。 4-16 解： CMOS三态输出的两输入端与非门电路见图解4.16，真值表见表解4.16。图中的与非门是典型的CMOS结构的电路，由CMOS传输门实现三态输出。当控制端C为高电平时，传输门导通，电路实
