白中英第五版计算机组成原理第6章讲述

《白中英第五版计算机组成原理第6章讲述》由会员分享，可在线阅读，更多相关《白中英第五版计算机组成原理第6章讲述（53页珍藏版）》请在金锄头文库上搜索。

1、计算机组成原理 1 6.1 总线的概念和结构形态 6.2 总线接口 6.3 总线的仲裁 6.4 总线的定时和数据传送模式 6.5 HOST总线和PCI总线 6.6 InfiniBand标准 第六章 总线系统 计算机组成原理 2 6.1 总线的概念和结构形态 l6.1.1 总线的基本概念 l6.1.2 总线的连接方式 l6.1.3 总线的内部结构 l6.1.4 总线结构实例 计算机组成原理 3 6.1.1 总线的基本概念 l总线：构成计算机系统的互连机构，是多个系统 功能部件之间进行数据传送的公共通路。 l总线支持不同部件之间的地址、数据、控制三类 信息的传送。 l一个单处理器系统中的总线，大致

2、分为三类： 内部总线 CPU内，连接各寄存器及运算器。 系统总线 CPU同计算机系统的其他高速功能部件之间互相 连接的总线 I/O总线 中、低速I/O设备之间互相连接的总线。 计算机组成原理 4 1. 总线的特性 l物理特性 指物理连接方式的规定。 如总线的根数、插头插座的形状和尺寸等 。 l功能特性 指总线中每一根的功能。 如它是数据、地址，还是控制线？ 功能特性中，如果描述了n根地址线，则可直接访存 的地址范围为0(2n 1)。 物理特性 功能特性 电气特性 时间特性 计算机组成原理 5 1. 总线的特性(续) l电气特性 规定每根线上信号的传递方向和有效电平 范围。 从CPU发出的信号，

3、称输出信号(OUT)； 送入CPU的信号，称输入信号(IN)。 数据线可传送双向信号，地址、控制线只 单向传送信号。 计算机组成原理 6 l时间特性 规定每根线上的信号什么时间有效。 访存时地址、控制、数据信号的时序关系 计算机组成原理 7 2. 系统总线的标准化 lPC中，系统总线布设在主板上。 为什么主板能支持很多厂家的显卡？ 原因是，系统总线是按标准制作的。 l总线标准规定总线的物理特性、功能特性、电气特性 和时间特性。 l微机中的标准总线：ISA总线 (16位，8MB/s)、 EISA (32位，33.3MB/s)总线、 VESA总线(32位，132MB/s) 、 PCI总线(64位，

4、100MB/s) PCI-Express 1.0总线 (250MB/s) 。 计算机组成原理 8 l1.总线的带宽 （MB/s） 一定时间内总线上可传送的数据量 l2.总线的位宽 总线能同时传送的数据位数。 即我们常说的32位、64位等总线宽度的 概念。 l3.总线的工作时钟频率 （MHz） 总线的时钟频率 总线的主要参数 计算机组成原理 9 总线带宽 l总线传输数据的速度。单位：MB/s l例：(1)某总线在一个总线周期中并行传送4个字节的数据，假设一 个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线 带宽是多少? (2)如果一个总线周期中并行传送64位数据，总线时钟 频率升

5、为66MHz，则总线带宽是多少? l解：（1）带宽= =4f =4B33106 /s =132MB/s。 (2) 带宽=64f =8B66106 /s = 528MB/s。 计算机组成原理 10 6.1.2 总线的连接方式 lI/O设备的种类有很多。 键盘、鼠标、软盘、硬盘、显示器等。 I/O设备的结构、数据传送速度都有差 别。 I/O设备直接连到总线是不可以的。 l适配器(又称接口) 可使CPU、设备分别以自己的速度工作 ； 完成CPU与设备的数据传送和控制。 l单机系统中总线结构的两种基本类型： 单总线和多总线。 计算机组成原理 11 单总线结构 CPU主存适配器适配器 各部件公用同一个总

6、线； 任何时刻，只允许一对部件进行数据传送； 主存和IO设备统一编址； 一个部件要发起数据传送，必须先获得总线控制权。 play 计算机组成原理 12 l多总线：在CPU、主存、I/O之间互联采用多条总线。 图6.2 多总线结构 CPU和 cache之间 采用高速 的CPU总 线 。 主存连在系 统总线上 高速总线上可以连接高速 LAN（100Mb/s局域网）、视 频接口、图形接口、SCSI接 口（支持本地磁盘和其他外 设）、Firewire接口（支持大 容量I/O设备） 高速总线通过扩 充总线接口与扩 充总线相连，扩 充总线上可以连 接串行方式工作 的I/O设备 通过桥CPU总线、系统总线和

7、高速总线彼此相连。桥实质 上是一种具有缓冲、转换、控制功能的逻辑电路 计算机组成原理 13 6.1.3 总线的内部结构 l早期的单总线可看作CPU引脚的延伸。 CPU 存储器 输入设备 接 口 输出设备 接 口 驱动 地址 数据 控制 play 计算机组成原理 14 “CPU引脚延伸”的缺陷 CPU是总线控制的主角; 现在接口中增加DMA控制器，但仍无法支持多个CPU 的系统； 总线与CPU引脚相关，通用性差。 计算机组成原理 15 现代的总线观 CPU-cache 模块 中断与同步总线(中断请求与认可) 存储器 模块 I/O 适配器 总线 控制器 仲裁总线(总线请求与授权) 数据传送总线(地

8、址、数据、控制线) 公用线(时钟、电源、地、复位等) 主板 追求与结构、CPU、技术无关的开发标准 完成几个总线 请求者之间的 协调与仲裁 计算机组成原理 16 6.1.5 总线结构实例 南北桥芯片将CPU总线、PCI总 线、ISA总线连成整体。桥芯片 起到了信号速度缓冲、电平转换 、控制协议的转换作用。 计算机组成原理 17 lCPU总线 也称CPU-存储器总线，它是一个64位数据 线和32位地址线的同步总线。 lPCI总线 用于连接高速的I/O设备模块，如图形显 示卡适配器、网络接口控制器等。 lISA总线 用于与低速I/O设备连接。 计算机组成原理 18 内存条 芯片组 BIOS芯片 C

9、PU插座 串行接口 AGP扩展槽 PCI扩展槽 电池 早期奔腾系列主板 计算机组成原理 19 最新I7主板 计算机组成原理 20 6.2 总线接口 l6.2.1 信息的传送方式 l6.2.2 接口的基本概念 计算机组成原理 21 6.2.1 信息的传送方式 l位信息的表示方法 用持续的高电位（或低电位）表示1（ 或0）； 3.5V5V 1 0 1.2V 0 用有（或无）脉冲表示1（或0）。 位传送周期 1 0 计算机组成原理 22 6.2.1 信息的传送方式(续) l信息传送的三种方式 串行传送 沿一根线，用“有无脉冲”顺序地传送数 据的各个位。 并行传送 用一组线，各位同时沿不同的线传送。

10、分时传送 不同性质或不同部件的二进制数在不同的 总线周期里传送。 计算机组成原理 23 串行传送 并-串 变换 串-并 变换 00000101 00000101 T1T8T2T3T4T5T6T7 低位高位 10010000 时间 计算机组成原理 24 并行传送 发送 部件 接收 部件 0 0 0 0 0 1 0 1 低位 高位 电位表示；比串行传送快； 主板总线一般采用并行传送。 6-7 计算机组成原理 25 分时传送 8088 CPU 锁存器 地址总线 总线 接口 数据总线 先发地址，后发数据 两种概念： 总线复用方式，某个传输线上既传送地址信息，又传送数据信息。 共享总线的部件分时使用总线

11、 计算机组成原理 26 6.2.2 接口的基本概念 l接口是CPU、内存、外设与总线之间的转换器 l外设有自己的设备控制器。 通过I/O接口接收cpu送来的信息，并传递 给设备。 或者将设备的信息通过I/O接口发送给cpu 。 计算机组成原理 27 部件、控制器、接口、总线的关系 总线 CPU 总线接口 总线接口 磁盘 控制器 总线接口 光盘 控制器 总线接口 打印机 控制器 计算机组成原理 28 接口的功能 l控制 接收总线传来的控制信息，向控制器 发指示。 例：磁盘接口收到R请求，向控制器发 出找道、找扇区指示。 l缓冲 缓冲总线传来的数据，或部件传来的 数据。 l状态 保存部件的工作状态

12、，供其他部件查 询。 例：磁盘已将数据放置在数据总线上 。 计算机组成原理 29 接口的功能(续) l转换 例：总线和接口之间为并行传送，而接 口与控制器之间是串行传送，则从总线收到 的数据变为串行数据再发给控制器。 l整理 例：接口中可能包含计数器，完成一次 数据传送后计数器加1；接口中可能保存访 存地址，一次访存后需要修改地址，准备下 次访存。 l程序中断 外设请求CPU服务时，接口发出中断请 求。 计算机组成原理 30 接口的“两面性” l与系统总线的“一面”； 一般是并行传送。 l与外设控制器的“一面”。 也采用并行传送时，称接口为并行数据接 口； 采用串行传送时，称接口为串行数据接口

13、 。 计算机组成原理 31 例2：串行传送时，每秒传送的位数称波特率。若数据传 送速率为120字符/秒，每字符包含10位（1个起始位、8个 数据位和1个停止位）。计算波特率，以及位传送周期。 解：波特率为10位120字符/秒1200波特。 位传送周期为1/1200 0.000833（秒）。 1264538712 起始位 数据位 停止位 起始位 计算机组成原理 32 6.3 总线仲裁 总线上的两种部件，一个为主方，另一个 为从方。 只有主方有权启动一个总线周期，从方只能 响应主方的请求。 任何时刻，只有一个主方，但可有多个从方 。 主方可放弃总线控制权，让位于请求总线控 制权的部件。 不是任何部

14、件都可成为主方，例如，存储器 只能作为从方。 计算机组成原理 33 当多个可作主方的设备请求总线控制，谁优先呢？ 公平策略 例，多CPU系统中，CPU之间是平等的。 优先级策略 I/O设备之间一般有不同的总线请求优先 级。 l主方持续控制总线的时间，称为总线占用期。 l按照总线仲裁电路的位置不同:总线的仲裁方式分 为集中式仲裁和分布式仲裁两类。 计算机组成原理 34 6.3.1集中式仲裁 l总线仲裁部件 中央仲裁器 l每个功能模块有两根线连到中央仲裁器。 送仲裁器的总线请求线（BR, Bus Request）; 仲裁器送来的总线授权线（BG，Bus Grant） 。 l三种集中式仲裁 链式查询

15、方式； 计数器定时查询方式； 独立请求方式。 计算机组成原理 35 集中仲裁：链式查询方式 总 线 控 制 部 件 I/O接口0 BS BR I/O接口1I/O接口n BG 数据线 地址线 BS -总线忙 BR-总线请求 BG-总线授权 I/O接口1 BS（Bus State）1时，总线正被某设备使用。 当接口使BR为1且BS为0时，仲裁器置BG为1。 BG 串行的从一个接口传到下一个接口，无总线请求继续向下查询。 计算机组成原理 36 链式查询方式特点 优点：BG线只有一根、容易扩充设备。 缺点： 靠近仲裁器的设备优先级最高，优先级低的 接口可能长期无法使用总线。 故障敏感：如果第i个设备有

16、问题，其后边 的设备都不能使用； 计算机组成原理 37 0 BS -总线忙 BR-总线请求 总 线 控 制 部 件 数据线 地址线 I/O接口0 BS BR I/O接口1I/O接口n 设备地址 集中仲裁：计数器定时查询方式 I/O接口1 计数器 设备地址 1 计算机组成原理 38 计数器定时查询方式特点 BR为1且BS为0时，仲裁器的计数器开始计数，并从“设备 地址线”发出计数值；接口发现设备地址与BR的设备地址 相同时，置BS为1，撤消BR。仲裁器发现BS为1，停止计数 。 如果从“0”开始，各设备的优先次序与链式查询法相 同，优先级的顺序是固定的。 计数器的初值也可用程序来设置，这可以方便地改变 优先次序，但这种灵活性是以增加线数为代价的。可方便 的改变优先级。 计算机组成原理 39 排队器排队器 集中