《燕山大学数电答案第2章_触发器_习题全解》由会员分享，可在线阅读，更多相关《燕山大学数电答案第2章_触发器_习题全解（25页珍藏版）》请在金锄头文库上搜索。
1、因此,关断时间是指三极管由正向导通转为反向截止所需的时间，即关闭时间,题2-1 三极管的开关特性指的是什么？什么是三极管的开通时间和关断时间？若希望提高三极管的开关速度，应采取哪些措施？,解：三极管在快速变化的脉冲信号的作用下，其状态在截止与饱和导通之间转换，三极管输出信号随输入信号变化的动态过程称开关特性。 开通时间是指三极管由反向截止转为正向导通所需时间，即开启时间 （是三极管发射结由宽变窄及基区建立电荷所需时间）,三级管的开启时间和关闭时间总称为三极管的开关时间，提高开关速度就是减小开关时间。因为有,的大小是决定三极管开关时间的主要参数。所以为提高开关速度通常要减轻三极管饱和深度。,（主
2、要是清除三极管内存储电荷的时间）,习题与思考题,题2-2 试写出三极管的饱和条件，并说明对于题图2-62的电路，下列方法中，哪些能使未达到饱和的三极管饱和.,解：三极管的饱和判断条件为,所以，能使未达到饱和的三极管饱和的方法：,小于何值时，三极管T截止；,=20，试求：,（1）,（2）,大于何值时，三极管T饱和；,解： (1) 设三极管T的开启电压VBE=0.5V，,0.5V ,代人已知数值得：,因此,时，三极管T截止。,(2) 根据三极管T饱和条件：,代人已知数值得：,题2-3 电路如图2-63所示，其三极管为硅管，,则VB0.5V三极管截止，有：,因此,时，三极管T饱和。,题2-4 电路如
3、图2-64所示：,（1）已知,=6V，,=0.2V，,=10mA，求电阻,的值。,（2）已知三极管的,=50，,=0.7V，输入高电平,当电路处于,临界饱和时，,的值应是多少。,=2V,（1）,代人已知数值得,(2) 临界饱和时,有,，得,题2-5 为什么说TTL反相器的输入端在以下4种接法下都属于逻辑0？,(1)输入端接地。 (2)输入端接低于0.8V的电源。 (3)输入端接同类门的输出低电压0.2V。 (4)输入端接200,的电阻到地。,解： （2）因为TTL 反相器VIL(max)=0.8V,相当于输入低电平。 （4）因为TTL反相器接的输入端负载,则TTL反相器输出,为高电平，所以输入
4、端接200,的电阻到地相当于接低电平。,(1)输入端悬空。 (2)输入端接高于2V的电源。 (3)输入端接同类门的输出高电压3.6V。,(4)输入端接10k,的电阻到地。,解：,(1) 如果输入端A悬空，由下图TTL反相器电路可见，反相器各点的电位将和A端接高电平的情况相同，输出也为低电平。所以说TTL反相器的输入端悬空相当于接高电平。,题2-6 为什么说TTL反相器的输入端在以下4种接法下都属于逻辑1？,（2）因为TTL反相器,，输入端接高于2V的电,源相当于输入高电平。(此时反相器输出低电平）,（4）因为TTL反相器接的输入端负载,则TTL反相器输出低电平。所以输入端接,的电阻到地相当于接
5、高电平。,题2-7 指出图2-65中各门电路的输出是什么状态（高电平、低电平或高阻态）。已知这些门电路都是74系列的TTL电路。,题2-8 说明图2-66中各门电路的输出是高电平还是低电,解：根据CMOS门在输入正常工作电压0VDD时，输入端的电流为“0”的特点，则接输入端电阻时，电阻两端几乎没有压降值。答案如下：,平。已知它们都是74HC系列的CMOS电路。,图2-66,题2-9 用OC门实现逻辑函数,画出逻辑电路图。,解：逻辑图如下：,题表 2-10中。,解：,题2-10 分析题图2-67所示电路，求输入S1 、S0各种取值下的输出Y，填入,2.11 在题图2-68所示的TTL门电路中，要
6、实现下列规定的逻辑功能时，其连接有无错误？如有错误请改正。,解：原图都有错误： （a）图的普通TTL 门不可输出端“线与”连接， TTL门只有OC门可输出端线与连接； （b）图应把接VCC处改为接逻辑“0”，才能实现；,（c）图原来不能实现；原图需作如下修改：,题2-12 在图2-69所示的由74系列TTL与非门组成的电路中，计算 门能驱动多少同样的与非门。要求 输出的高、低电平满足 3.2V, 0.4V。与非门的输入电流为 1.6mA， 40uA。 0.4V时输出电流最大值为 = 16mA ， 3.2V 时输出电 流最大值为 0.4mA。 的输出电阻可忽略不计。,输出的高电平 时：,图2-
7、69,解：分两种情况讨论：,输出的低电平,时：,（注释：,输出的低电平,低电平,每个门只消耗一倍的,与后面每个门的输入端个数无关）,时，后面驱动的与非门就输入了,考虑同时满足两种情况:TTL与非门能驱动同类门个数 N=5,。,题2-13 如上题，其他条件相同，在图2-70所示的由74系列TTL或非门组成的电路中，或非门每个输入端的输入电流为,计算门,多少同样的或非门。,输出的高电平 时：,解：分两种情况讨论：,（注释：,输出的低电平,时,后面驱动的或非门就输入,了低电平，每个门的每个输入端都消耗一倍的,每个或非门消耗的电流和该门的输入端个数相关）,能驱动,考虑同时满足两种情况:TTL与非门能驱
8、动同类门个数 N=5,题2-14 设发光二极管的正向导通电流为10mA，与非门的电 源电压为5V，输出低电平为0.2V，输出低电平电流为16mA，试画出与非门驱动发光二极管的电路，并计算出发光二极管支路中的限流电阻阻值。,解：二极管驱动电路如下图，设光电二极管导通电压为0.7V,为了满足电流要求，则限流电阻R应满足下面不等式：,得到：,题2-15 试说明在下列情况下，用万用表测量图2-71中的端得到的电压各 为多少：,（1） 悬空； （2） 接低电平（0.2V）； （3） 接高电平（3.2V）； （4） 经51电阻接地； （5） 经10k电阻接地。,图中的与非门为74系列的TTL电路，万用表使
9、用5V量程，内阻为20 k/V.,图2-71,（a）,( b),解：根据TTL 门电路输入端负载特性和TTL 与非门的逻辑功能解题。 （1） 悬空时：图2-71的等效电路如图(a)所示， 悬空的端连接的发射结不导通，只有 端的发射结导通，总电路等同一个反相器。万用表相当一个20k 以上的大电阻接在 和地之间。因为20k （2.0k），根据反相器输入端负载特性，则 =1.4V。,（2） 接低电平（0.2V）时：连接 端的发射结导通，VB1 被箝位在0.9V,此时接端 的发射结也导通，发射结压降0.7V，因此 =0.2V。 （3） 接高电平（3.2V）：情况同（1），则 =1.4V。 （4） 经5
10、1 电阻接地：图2-71的等效电路如图(b)所示,由图可由下式求得的 电压值： 求得 =0.05V,则 =0.05V,（5） 经10k电阻接地：则 =1.4V（此时 也为1.4V，只是10k电阻上和20k电阻上各自的电流值不同）。,题2-16 若将图2-71中的门电路改为CMOS与非门，试说明当为题2-15给出的五种状态时测得 的各等于多少?,解：因为CMOS门在输入工作电压（0VDD）时，输入端电流为0，所以万用表的等效内阻（20K ）压降为0，则给出的五种状态时测得的 均为0V。,题2-17 试分析图2-72中各电路的逻辑功能，写出输出的逻辑函数式。,（a）,(b),解：(a),(b),题
11、2-18 计算图2-73电路中上拉电阻RL的阻值范围。其中 、 、 是74LS系列的OC门，输出管截止时的漏电流 100 A，输出低电平 时允许的最大负载电流 。 、 、 为74LS系列与非门，它们的输入电流为 、 。给定 ，要求OC门的输出高、低电平应满足 , 。,图 2-73,解：,。,题2-19 计算图2-74所示电路中接口电路输出端的高、低电平，并说明接口电路参数的选择是否合理.三极管的电流放大系数 ,饱和导通压降 .CMOS或非门的电源电压VDD =5V，空载输出的高、低电平分别为 、 ，门电路的输出电阻小于200 ，高电平输出电流的最大值和低电平输出电流的最大值均为4mA。TTL或非门的高电平输入电流，低电平输入电流,题2-74,解：验证接口电路是否合理就是检验接口电路输入低电平时，输出,是否为高电平；输入高电平时，输出 是否为低电平。分析如下：,1）当CMOS输出,时,接口电路的输入等效电路如下图，,是否为低电平：,需计算接口电路三极管是否饱和，输出,三极管能够饱和，所以,输出低电平。,2）当CMOS输出,时,需计算接口电路三极管是否截止，输出,是否为高电平：显然 CMOS输出,时，接口电路三极管截止。,所以,输出高电平。,由图2-74计算得,综上所述，接口电路参数设计合理。,
