《讲课用计数器解读》由会员分享，可在线阅读，更多相关《讲课用计数器解读（41页珍藏版）》请在金锄头文库上搜索。
1、第15讲 计数器,15-1 概述,15-2 集成计数器,15-3 集成计数器构成任意进制计数器,2、计数器的分类,按脉冲输入方式，分为同步和异步计数器,按进位体制，分为二进制、十进制和任意进制计数器,按逻辑功能，分为加法、减法和可逆计数器,15-1 概 述,1、计数器的逻辑功能,计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。,同步计数器,异步计数器,加计数器,减计数器,可逆计数器,加计数器,减计数器,可逆计数器,计数器的分类,3. 二进制计数器,若n=1，2，3，则N=2，4，8，相应的计数器称为模2计数器，模4计数器和模8计数器。,
2、计数器的位数n：即由多少个触发器组成。（n）,计数器的模（计数容量）：最大所能计数的值 N=2n,三位二进制计数器,2. 1位计数器,用JK触发器组成的一位计数器： J=K=1,用D触发器组成的一位计数器： D=Q,1位计数器分析,按照二进制加法规则，如果触发器状态已经为1，则再有时钟信号到来时，状态应回0，并向高位送出进位信号（以使下一个触发器状态翻转）。所以，由上升沿触发的触发器构成一位计数器其进位信号是 Q，而由下降沿触发的触发器构成一位计数器其进位信号是Q。 同理可标出借位信号。,3. 二进制计数器,异步二进制计数器 同步二进制计数器,计数器各触发器的翻转受同一个CP 脉冲控制。 同步
3、计数,计数器各触发器的翻转不受同一个CP 脉冲控制。 异步计数器,(1) 异步二进制计数器,同理，对于上述D触发器，如果把 Q 作为下一个触发器的时钟信号，构成减计数器； 把 Q 作为下一个触发器的时钟信号，构成加计数器。,一个触发器可作为一位二进制计数器，则适当连接N个触发器可构成N位二进制计数器。,用JK触发器组成的异步二进制加计数器,电路中，每一个JK触发器都接成一位计数器，低位触发器的输出Q作为下一个触发器的时钟信号（下降沿触发）。 CP0=CP CP1=Q0 CP2=Q1 CP3=Q2 J0=K0=1 J1=K1=1 J2=K2=1 J3=K3=1 Q3Q2Q1Q0：计数输出 Q3
4、： 进位输出 Rd ： 异步复位,四位二进制加计数器状态转换表,状态转换表：,四位二进制加计数器时序图,从时序图看出： Q0的周期是CP的2倍，Q0叫2分频输出端。 Q1的周期是CP的4倍，Q1叫4分频输出端。 Q2的周期是CP的8倍，Q2叫8分频输出端。 Q3的周期是CP的16倍，Q3叫16分频输出端。,由JK触发器组成的二进制减计数器,状态转换表：,D触发器组成的异步二进制计数器,由D触发器组成的减计数器：,CP,进位,Q,3,Q,2,Q,1,Q,0,Q,3,Q,3,D,3,Q,2,Q,2,D,2,Q,1,Q,1,D,1,Q,0,Q,0,D,0,由D触发器组成的加计数器：,同步二进制加计数
5、器原理图,时钟信号 到来时， Q3 Q2 Q1 Q0 随 T3 T2 T1 T0 翻转。,所以一个4位二进制减计数器每个T触发器的输入表达式为： T0=1 即J0=K0=1 T1= Q0 即J1=K1= Q0 T2= Q1Q0 即J2=K2= Q1 Q0 T3= Q2Q1Q0 即J3=K3=Q2 Q1 Q0,同步二进制加计数器状态转换表,所以一个4位二进制减计数器每个T触发器的输入表达式为： T0=1 即J0=K0=1 T1= Q0 即J1=K1= Q0 T2= Q1Q0 即J2=K2= Q1 Q0 T3= Q2Q1Q0 即J3=K3=Q2 Q1 Q0,同步二进制减计数器原理电路,时钟信号到来
6、时，Q3 Q2 Q1 Q0 随T3 T2 T1 T0 翻转。,集成计数器可以加适当反馈电路后构成任意进制计数器。 设计数器的最大计数值为N，若要得到一个模值为M(N)的计数器，则只要在N进制计数器的顺序计数过程中，设法使之跳过(N-M)个状态，只在M个状态中循环就可以了。通常计数器都有清0、置数等多个控制端，因此实现模M计数器的基本方法有两种：,15.3.2 任意进制计数器的构成方法,一种是清0法(或称复位法) 另一种是置数法(或称置位法)。,1. 异步清0法 异步清零法适用于具有异步清零端的集成计数器。,做法：计数器在S0SM-1共M个状态中工作，当计数器进入SM状态时，利用SM状态进行译码
7、产生清0信号并反馈到异步清0端，使计数器立即返回S0状态。其示意图如下图中虚线所示。,由于SM状态只在极短的瞬间出现，通常称它为“过渡态”。,异步清零,例1 利用异步清零输入端,用74161构成九进制加计数器。,状态图,2.同步置数法 同步预置数法适用于具有同步预置端的集成计数器。 置数法和清0法不同，由于置数操作可以在任意状态下进行，因此计数器不一定从全0状态S0开始计数。它可以通过预置功能使计数器从某个预置状态Si开始计数，计满M个状态后产生置数信号，使计数器又进入预置状态Si，然后再重复上述过程，其示意图如下图所示。,由于同步置数，要等下一个CP到来时，才将预置数置入计数器，故无过度状态
8、。,同步置零,例2 利用同步置数端,用74161构成九进制加计数器(1),状态图,如果要求实现的模值M超过单片计数器的计数范围时， 必须将多片计数器级联，才能实现模M计数器。常用的方法有两种： 将模M分解为M=M1M2Mn，用n片计数器分别组成模值为M1、M2、 、Mn的计数器，然后再将它们异步级联组成模M计数器。 先将n片计数器级联组成最大计数值NM的计数器，然后采用整体清 0 或整体置数的方法实现模M计数器。,当MN时，需用多片N进制计数器组合实现,常用集成计数器,第一节 计数器,利用已有的集成计数器构成任意进制计数器的方法通常有三种:,1、（1）直接选用已有的计数器。 例如，欲构成十进制
9、计数器，可直接选用十进制异步计数器74LS92。,（2）用两个模小的计数器串接 可以构成模为两者之积的计数器。例如，用模6和模10计数器串接起来，可以构成模60计数器。,（3）利用反馈法改变原有计数长度 这种方法是，当计数器计数到某一数值时，由电路产生的置位脉冲或复位脉冲，加到计数器预置数控制端或各个触发器清零端，使计数器恢复到起始状态，从而达到改变计数器模的目的。,2. 利用级联获得大容量 N 进制计数器,1) 级联 N1 和 N2 进制计数器，容量扩展为 N1 N2,74LS160 集成计数器, 逻辑符号, 表5.5 74LS160的功能表, 引脚功能说明,D0D3：并行数据输入端 Q0Q
10、3：数据输出端 EP、ET：计数控制端 C：进位输出端 CP：时钟输入端 ：异步清除输入端 ：同步并行置入控制端,74LS160 集成计数器的应用举例反馈法构成模6计数器的四种方法,例1：反馈置0法,000000010010001101000101,由此可见，N进制计数器可以利用在（N-1）时将 变为 0 的方法构成，这种方法称为反馈置0法。,0 1 2 3 4 5,例2：直接清0法,当计数器计到6 时（状态6出现时间极短），Q2和Q1均为1，使 为0，计数器立即被强迫回到0状态，开始新的循环。,例3：反馈预置法,010001010110011110001001,例4：反馈预置法例二,0011
11、01000101011001111000,7132 中规模同步计数器 可预置的四位二进制同步计数器（74161） 1电路符号和引脚含义,16个引脚的集成芯片 9个输入端，5个输出端 Q3Q2Q1Q0为数据输出端 CP为脉冲输入端 T和P为使能输入端 电源VCC（16脚） 地GND（8脚） OC为溢出进位输出端 Cr 为异步清零端 LD为同步预置端,（一）四位二进制同步计数器74161,逻辑符号:,74161外引线功能端排列图,74161功能表,（一）四位二进制同步计数器74161,32,74161功能表,（一）四位二进制同步计数器74161,【例1】 试用 74161 实现模 60 计数器。
12、解： 因一片 74161 最大计数值为 16，故实现模 60 计数器必须用两片 74161。 大模分解法。 可将M分解为 60=610，用两片 74161 分别组成模 6、 模 10 计数器，然后级联组成模 60 计数器，逻辑电路如图所示。,例模 60 计数器逻辑图 大模分解法,例 用74160组成24进制计数器。,先将两芯片采用同步级联方式连接成100进制计数器， 然后再用异步清零法组成了24进制计数器。,解：因为N24，而74160为模10计数器，所以要用两片74160构成.。,3,Q,2,Q,ET,CP,0,D,1,D,2,D,3,D,RCO,1,Q,0,Q,74160(1),EP,R,
13、D,D,L,D,1,3,D,D,3,D,CP,Q,Q,0,0,RCO,74160(2),L,2,1,ET,Q,D,Q,R,2,D,EP,1,计数脉冲,&,1,1,低位,高位,异步清零，成为24进制,级联使模相乘，得到100进制,例2 用74160组成48进制计数器。,先将两芯片采用同步级联方式连接成100进制计数器， 然后再用异步清零法组成了48进制计数器。,解：因为N48，而74160为模10计数器，所以要用两片74160构成此计数器。,例：试用两片74160实现54进制计数器。,解：M=54，74160是具有异步清零、同步置数的十进制计数器。,整体置数法,计数：053。,5,3,0 1 0 1,0 0 1 1,Q3Q2Q1Q0,用74LS161来构成一个十二进制计数器。,SNS121100,例,D0D3可随意处理,D0D3必须都接0,SN-1S111011,例：,分析图示电路的逻辑功能。,解：,驱动方程：,次态方程为：,输出方程：,次态方程：,状态转换图：,100,0,111,1,110,1,5.2.2 时序电路逻辑功能的描述,一、状态转换图,据次态方程和输出方程由电路原态求出电路 次态。,二、时序图,三、状态转换表,5.2.3 异步时序电路的分析方法,本内容归放到异步计数器一节中介绍,
