《嵌入式微处理器中动态可配置cache结构的研究》由会员分享，可在线阅读，更多相关《嵌入式微处理器中动态可配置cache结构的研究（104页珍藏版）》请在金锄头文库上搜索。
1、华中科技大学 博士学位论文 嵌入式微处理器中动态可配置Cache结构的研究 姓名：陈黎明 申请学位级别：博士 专业：微电子学与固体电子学 指导教师：邹雪城;刘政林 20090526 华 中 科 技 大 学 博 士 学 位 论 文 华 中 科 技 大 学 博 士 学 位 论 文 I 摘摘 要要 随着集成电路进入深亚微米和纳米级工艺阶段，嵌入式微处理器的功耗问题日 益严重，功耗问题已经成为制约新一代微处理器发展最主要因素之一。在现代微处 理器结构中，Cache 作为微处理器和主存之间的桥梁，虽然极大地提高了系统性能， 但它无论在芯片面积还是功耗上都占相当大的比重，Cache 的功耗甚至对整个嵌入
2、式系统的功耗具有决定性作用。因此，Cache 的低功耗研究一直以来都是处理器体 系结构领域的热点问题之一。 不同嵌入式程序对 Cache 结构的需求差别很大，即使同一应用程序，在不同时 间片段对 Cache 的需求也不一样。传统 Cache 的结构一般固定不变，经常会出现与 应用程序不匹配的现象。本文以提高 Cache 的能量效率出发，深入研究动态可配置 的 Cache 结构，它在程序运行过程中，动态调整自身的结构，以满足程序的实时需 求，在不影响性能的前提下，达到降低功耗的目的。本文的主要创新点与贡献如下： 首先，研究一种容量动态可配置的 Cache 结构，根据程序的实时需求，关闭处 于空闲
3、状态的存储资源，实现有效容量的调整。主要研究内容包括：分析一种容量 可调整的 Cache 结构，通过使能信号控制各路的打开或关断，改变 Cache 的有效容 量。研究一种高效的失效率硬件监测机制，通过添加辅助标志阵列，监测每种候选 容量的失效率，并引入部分标志比较技术降低硬件开销。建立 Cache 体系结构级功 耗模型，作为所有候选容量的评估标准。研究容量动态配置算法，在所有候选容量 之中进行设计空间探索，为当前应用程序选择最匹配的 Cache 容量。 其次，研究一种相联度动态可配置的 Cache 结构，当发生程序相变时，触发仲 裁机制对相联度重新配置， 为当前程序选择最匹配的映射方式。 主要
4、研究内容包括： 量化分析相联度对 Cache 性能和功耗的影响，并详细讨论路串联结构的工作原理。 建立一种仲裁机制，监测程序访存特征行为，当发生程序相变时，在各种候选相联 度之间进行设计空间探索。研究一种自适应的阈值策略，自动调节仲裁机制中阈值 大小，提高仲裁机制的准确性和效率。 最后， 将前面两种结构叠加， 研究一种容量/相联度均动态可配置的 Cache 结构， 在程序运行期间，能够同时动态调整 Cache 的有效容量和相联度，极大提高 Cache 的结构配置空间。主要研究内容包括：详细讨论 Cache 的组织结构和工作原理，并 华 中 科 技 大 学 博 士 学 位 论 文 华 中 科 技
5、 大 学 博 士 学 位 论 文 II 对硬件开销进行分析。建立一种高效的配置策略，由于同时对容量和相联度调整， 使得候选 Cache 结构数目增大，高效的配置策略在庞大的设计空间中迅速找到最匹 配的容量和相联度，极大地降低设计空间探索引起的时间和硬件开销。 关键词关键词： 微处理器，高速缓存，低功耗，动态配置，嵌入式系统， 失效率监测，Cache 功耗模型，配置策略，仲裁机制 华 中 科 技 大 学 博 士 学 位 论 文 华 中 科 技 大 学 博 士 学 位 论 文 III Abstract As CMOS technology continues to scale down, micr
6、oprocessors suffer more from the energy consumption problems. Nowadays, the energy consumption has become a major constraint in the state-of-art embedded microprocessors design. Caches are widely employed in modern microprocessor design to bridge the increasing speed gap between the processor and th
7、e off-chip main memory. Consequently, caches comsume a significant amount of the transistor budget and chip die area in microprocessors, and also the energy budget. Thus, the caches deserve a complete study of its energy behavior for the next generation microprocessors. The demands for cache vary si
8、gnificantly from application to application and even within the different phases of a given application. Traditional cache has fixed architecture, which may not fit certain application. This thesis studies the dynamically reconfigurable cache architecture. The cache monitors and reacts to the phase
9、changes in application, and dynamically adapts its architecture to meet the applications requirement. The evaluation results show that the dynamically reconfigurable cache can achieve a significant energy savings with minimal performance degradations. The following is the main contributions: 1. The
10、On-line Cache Resizing (OCR) techniques are proposed. The OCR observes the application execution behavior, and dynamically enable/disable particular cache ways to make cache effective size changeable. First, a novel cache architecture which supports size change is analysed. Second, an execution moni
11、toring mechanism employs additional tag array to observe the miss rate for each cache size. Finally, an architectural cache energy model is established. A reconfiguration algorithm is developed to evaluate each cache size and finally determine the optimal one. 2. The Reconfigurable-Associativity Cac
12、he (RAC) techniques are proposed. Whenever an application phase change is detected, the RAC triggers an associativity exploration behavior and sesearches the best one for current application. First, we analyse the associativitys impact on cache performance and energy consumption and discuss the way
13、concatenation cache architecture. Second, an arbitration mechanism is developed to 华 中 科 技 大 学 博 士 学 位 论 文 华 中 科 技 大 学 博 士 学 位 论 文 IV monitoring the application runtime behavior. Whenever there is a phase change, the mechanism explores each associativity candidate and determines the optimal one. Fin
14、ally, an adaptive threshold strategy is studied, which makes the arbitration mechanism much more effective. 3. The Reconfigurable-Size/Associativity Cache (RSAC) techniques are proposed after combining the previous OCR and RAC. RSAC dynamically reconfigures both cache size and associativiy, which ma
15、kes the reconfiguration space much larger. First, we describe the RSAC architecture and discuss the hardware implementation. Second, an efficient reconfiguration strategy is developed. Since the design space becomes larger, the efficiency of candidate cache exploration is important. A smart reconfig
16、uration strategy can achieve a significant reduction in both hardware and energy overhead. Keywords: Microprocessors, cache, low-power, dynamically reconfigurable, Embedded system, cache miss rate monitoring, cache energy model, Reconfiguration strategy, adaption mechanism 华 中 科 技 大 学 博 士 学 位 论 文 华 中 科 技 大 学 博 士 学 位 论 文 独创性声明独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研 究成果。尽我所知，除文中已经标明引用的内容外，本论文不包含任何其他个人或 集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体，均已在 文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。 学位论文作者签名：
