《第6讲触发器与时序电路设计方法》由会员分享，可在线阅读，更多相关《第6讲触发器与时序电路设计方法（56页珍藏版）》请在金锄头文库上搜索。
1、触发器与时序电路设计方法,一、存贮元件的种类 二、锁存器举例 三、触发器举例 四、基于TG的D触发器仿真,一、存贮元件的种类,存贮元件：能赋值、能存贮 锁存器和触发器都是存贮元件,锁存器：,对锁存器赋值后，存贮值立即输出 （基本、同步触发器） 电平敏感,触发器 ：,对触发器赋值后，存贮值不立即输出，当出现时钟边沿时输出存贮值 （边沿触发器） 边缘敏感,1、动态与静态,动态： 用寄生电容存数据 版图小，但存储在电容 器上的能量会随时间消 耗掉 静态： 用反相器反馈存数据 闭环锁存器，准静态锁 存器,D-type T-type SR-type JK-type,2、功能,按功能分类：,PP. 251
2、,（1）、RS触发器,1)、特性表,2)、函数式（状态方程）,PP. 251,2、JK触发器,PP. 251,(3)、D触发器,PP. 251,D触发器,D锁存器,()基于静态CMOS门的锁存器,二、静态锁存器,CLK=1，Q=D CLK=0，保持,D,D,基本D触发器,（）基于传输门的静态锁存器, =0: Q=D, =1: Q保持,基于传输门的静态锁存器工作过程,Q=D, =0:,基于传输门的静态锁存器工作过程, =0: Q=D, =1: Q保持,(3) 钟控CMOS反向器(C2MOS),符号图,电路图,工作原理, = 0: p1 n1 都截止，输出悬空 = 1: p1 n1 都导通，实现反
3、向器的功能,(4) Mux-Based Latches 基于选择器的锁存器,Negative latch（负锁存器） (transparent when CLK= 0),Positive latch(正锁存器) (transparent （赋值） When（CLK= 1),CLK,(5) Static Latch based on RAM,PP. 260,(5) Static Latch based on RAM,PP. 260,(6) SSTC的锁存器,CLK=1，Q=D CLK=0，保持,(6) SSTC的锁存器工作原理,CLK=1，D=1,=0,=1,0,(6) SSTC的锁存器工作原理
4、,CLK=1，D=0,=1,=0,0,Clk=1，Q=D，从而实现了锁存器的功能,（7） TSPC,Negative latch (transparent when CLK= 0),Positive latch (transparent when CLK= 1),Including Logic in TSPC,AND latch,Example: logic inside the latch,(8) Regenerative latch（再生锁存器）,f,Q,PP. 258,性能比较,三、触发器,触发器基本原理 由基本CMOS门构成 基于传输门的触发器 C2MOS电路构成的触发器 TSPC,概
5、述： Flip-flops,Not transparentuse multiple storage elements to isolate output from input,对Flip-flops赋值后，存贮值不立即输出，当时钟边沿时输出存贮值,Major varieties: master-slave; 主从结构 edge-triggered. 边沿触发,PP. 259,主从触发器, = 1: 主锁存器有效，接收数据；从锁存器无效，Q输出保持原来数据 = 0: 主锁存器无效；从锁存器有效，传递主锁存器的信号，主触发器输出稳定，所以Q不改变。,（1）基本CMOS组成的触发器,CMOS锁存器,
6、D,D,D,D,CLOCK=0, CLOCK1主触发器工作。 从触发器：CLOCK由于先经过或门 （输出始终为），封闭。,CLOCK=1, CLOCK0从触发器工作。 主触发器：CLOCK由于先经过与门 （输出始终为0），封闭。,一、Static flip-flops (静态触发器),基于传输门的静态触发器,这是上边沿,CLK=1 CLK=0 主触发器工作 CLK=0 CLK=1 从触发器工作 上升沿工作（取上升沿之前的数据）,（）Master-Slave (Edge-Triggered) Register,这是上边沿,() Static flip-flops based on RAM,这是下
7、边沿,四、Dynamic Latches (动态锁存器),(1) 基于传输门的Dynamic Latches,Cg: 存贮节点的寄生电容 主要由反相器的栅电容组成,PP. 252,1. Operation, =1: ？, =0: ？, = 0: transmission gate is off, inverter output is determined by storage node. = 1: transmission gate is on, inverter output follows D input.,PP. 252,2. Layout,3. 特点 电路简点 动态电容会放电,PP.
8、254,(2) Clocked CMOS Latches (C2MOS Latches) 钟控CMOS锁存器,Q,(D), =1: ？, =0: ？,特点 电路简点 动态电容会放电,Operation,PP. 256,Clocked inverter,symbol,circuit,PP. 256,Clocked inverter operation, = 0: both clocked transistors are off, output is floating. = 1: both clocked inverters are on, acts as an inverter to drive
9、 output.,symbol,circuit,PP. 256,(3) Quasi-static Latches 准静态锁存器,LD =0: Q存贮,2 =0: 正反馈断开， 电路成动态Latch,Operation,LD =1: Q=D,2 =1:存贮节点形成正反馈， 电路成静态锁存器,(D),Q,PP. 255,四、Dynamic flip-flops (动态触发器),(1) 基于传输门的Dynamic flip-flops,这是上边沿,master,slave, =0：赋值, =1：内部Q保存， slave输出改变,内部的Q,（2）C2MOS,（3）TSPC Register（真单相钟控
10、寄存器）,这是上边沿,（3）TSPC Register（真单相钟控寄存器）,CLK=0时,=1,=D,保持,（3）TSPC Register（真单相钟控寄存器）,CLK=1时,= D,D,D,上升沿触发,四、 Design of Sequential machines,一、FSM,二、设计方法与特点,三、设计实例,PP. 260,一、FSM structure FSM - finite state machine 有限状态机,输入,输出,状态信号,驱动（激励信号),1、FSM structure,PP. 261-264,、输出方程,2、驱动方程,组合逻辑,3、状态方程,2、FSM三个基本方程,
11、触发器特性方程,设计的一般步骤,1、确定输入变量、输出变量、状态 （通过分析问题） 2、作出状态图 （根据问题含义） 3、状态简化。即消除冗余状态。 4、确定状态编码，画出卡诺图 5、写出三个方程；选定触发器，写出触发器的激励函数 6、画出逻辑电路图 7、电路用触发器(D, JK)和与非门 （用CMOS晶体管级，版图实现),设计要求：完成给定的功能,二、设计方法与特点,三、设计实例,十进制计数器为例 作为自主学习作业 （PSPICE仿真）,1、状态图,2、卡诺图,3、驱动方程,4、门级电路图,5、晶体管级电路图,1)、D 触发器,2)、与非门（二输入，三输入）,3)、异或门（二输入）,基于CMOS传输门的下边沿D触发器,1)、D 触发器,高电平输入型锁存器,低电平输入型锁存器,2)、与非门（二输入，三输入）,3)、异或门（二输入）,作业,对TG-based的D触发器进行PSPICE功能验证, 并测试能耗 (0.13u工艺),
