《西安交大计算机组成原理—习题解答(第三章)-20131010》由会员分享，可在线阅读，更多相关《西安交大计算机组成原理—习题解答(第三章)-20131010（42页珍藏版）》请在金锄头文库上搜索。
1、 Copyright 2012 Computer Organization Group. All rights reserved. 第三章题解第三章题解 计算机组成原理习题解答计算机组成原理习题解答 Copyright 2012 Computer Organization Group. All rights reserved. 第三章第三章 3.1 3.1解释存储元、存储单元、存储体这几个概念。解释存储元、存储单元、存储体这几个概念。 存储元是存储元是 存储一位二进制信息的物理元件，是存储器存储一位二进制信息的物理元件，是存储器 中最小的存储单位，又叫存储基元或位单元，不能单中最小的存储单位，
2、又叫存储基元或位单元，不能单 独存取；独存取； 存储单元由若干存储元组成，是存储器读写的基本单存储单元由若干存储元组成，是存储器读写的基本单 位，并且具有特定存储地址；位，并且具有特定存储地址； 存储体也被称为存储矩阵或存储阵列，它是存储单元存储体也被称为存储矩阵或存储阵列，它是存储单元 的集合。的集合。 Copyright 2012 Computer Organization Group. All rights reserved. 作作 业（业（3） 必做题：必做题： 3.3、3.7、3.8、3.17 选作题：选作题：3.4、3.9 交上次作业 本周作业下周二交 2012-9-24 Copy
3、right 2012 Computer Organization Group. All rights reserved. 第三章第三章 3.3 3.3某机字长某机字长32位，其主存存储容量为位，其主存存储容量为64KB，问：，问： 若按字编址它的寻址范围是多少？其存储容量应如何描述？若按字编址它的寻址范围是多少？其存储容量应如何描述？ 若按字节编址若按字节编址,试画图示意主存字地址和字节地址的分配情况；试画图示意主存字地址和字节地址的分配情况； 试比较按字编址与按字节编址的优缺点。试比较按字编址与按字节编址的优缺点。 题解：题解： (1) 寻址范围寻址范围=64K / (32/8) = 16K
4、字字；存储容量为；存储容量为16K32Bit。 (2) 字地址与字节地址的分配字地址与字节地址的分配：（：（大端方式大端方式，注：小端方式也可注：小端方式也可） 0 1 2 3 6 5 4 65534 65532 7 65535 65533 字地址字地址 高字节高字节 字节地址字节地址 低字节低字节 0 4 8 65528 65532 Copyright 2012 Computer Organization Group. All rights reserved. 第三章第三章 3.3 (3) a、字编址的机器结构简单，操作简便。字编址主要 应用于早期的计算机中，当时的机器字长比较短，采 用字编
5、址并不感到不方便。 b、字编址方式的主要缺点是数据较短时操作很不方便 ，尤其在非数值应用领域，信息的基本寻位是字节， 而字编址方式无法支持字节操作。随着计算机规模的 发展壮大，机器字长越来越长，字编址的不灵活性越 来越突出，因此当前的计算机基本上都不再采用字编 址方式而使用字节编址。 c、字节编址既能够支持字节操作，也能够支持字操作 ，同时兼有字节寻址和字寻址双重功能，灵活性很好 d、字节编址的存储器空间利用率高。 Copyright 2012 Computer Organization Group. All rights reserved. 第三章第三章 3.4 3.4 回答下列问题：回答下
6、列问题： 说明存取周期和存取时间的区别；说明存取周期和存取时间的区别； 什么是存储器的带宽？若存储器的数据总线宽度为什么是存储器的带宽？若存储器的数据总线宽度为32位，存取位，存取 周期为周期为200ns，则存储器的带宽是多少？，则存储器的带宽是多少？ 题解：题解： (1)存取周期和存取时间的主要区别是：存取时间仅为完成一次操存取周期和存取时间的主要区别是：存取时间仅为完成一次操 作的时间，而存取周期不仅包含操作时间，还包含操作后线路的作的时间，而存取周期不仅包含操作时间，还包含操作后线路的 恢复时间。即：恢复时间。即：存取周期存取周期 = 存取时间存取时间 + 恢复时间恢复时间 (2)存储器
7、的带宽指单位时间内从存储器进出信息的存储器的带宽指单位时间内从存储器进出信息的最大最大数量。数量。 存储带宽存储带宽 = 1/200ns32位位= 160M位位/秒秒 = 20MB/S = 5M字字/秒秒 Copyright 2012 Computer Organization Group. All rights reserved. 第三章第三章 3.5 3.5 某某DRAM芯片存储器周期为芯片存储器周期为250ns，要求每毫秒刷新，要求每毫秒刷新 64次。若刷新周期与存储周期相同，请问刷新时间占存储次。若刷新周期与存储周期相同，请问刷新时间占存储 器总操作时间的百分比是多少？器总操作时间的百
8、分比是多少？ 题解：题解： 1ms(1000us)内必须刷新内必须刷新64次，每次刷新时间为次，每次刷新时间为1/4us ，则，则1ms内内16us用于刷新，比例为用于刷新，比例为1.6%。 或者，或者， 1ms中包含的存取周期数为：中包含的存取周期数为：1ms/250ns=4000个个 Copyright 2012 Computer Organization Group. All rights reserved. 第三章第三章 3.6 3.6若用若用1M1位的位的DRAM芯片构成芯片构成1M16位的主存储器位的主存储器 ，芯片内部存储元排列成正方形阵列，其刷新最大间隔时，芯片内部存储元排列成
9、正方形阵列，其刷新最大间隔时 间为间为4ms。则采用异步刷新时，两次刷新操作应相隔多长。则采用异步刷新时，两次刷新操作应相隔多长 时间？时间？4ms时间内共需多少个刷新周期？时间内共需多少个刷新周期？ 题解：题解： 刷新定时信号的周期时间为：刷新定时信号的周期时间为： 8ms/8K= 0.976us0.9us; 4ms时间内共需时间内共需8K个刷新周期。个刷新周期。 Copyright 2012 Computer Organization Group. All rights reserved. 第三章第三章 3.7 3.7某某32位机主存地址码为位机主存地址码为32位，使用位，使用64M4位的
10、位的DRAM 芯片组成，设芯片内部由芯片组成，设芯片内部由4个个8K8K存储体结构组成，存储体结构组成，4 个体可同时刷新，存储周期为个体可同时刷新，存储周期为0.1s。若采用异步刷新方。若采用异步刷新方 式，设存储元刷新最大时间间隔不超过式，设存储元刷新最大时间间隔不超过8ms，则刷新定时，则刷新定时 信号的周期时间是多少？对整个存储器刷新一遍需要多少信号的周期时间是多少？对整个存储器刷新一遍需要多少 个刷新周期？个刷新周期？ 题解：题解： 刷新定时信号的周期时间为：刷新定时信号的周期时间为： 8ms/8192=0.976us0.9us; （向下按存取周期约整向下按存取周期约整） 对整个存储
11、器刷新一遍需要对整个存储器刷新一遍需要8192（8K）个刷新周期。）个刷新周期。 Copyright 2012 Computer Organization Group. All rights reserved. 第三章第三章 3.8 3.8 设有一个具有设有一个具有20位地址和位地址和32位字长的存储器，问：位字长的存储器，问： 该存储器能存储多少字节的信息？该存储器能存储多少字节的信息？ 如果此存储器由如果此存储器由512K8位位SRAM芯片组成，需要芯片组成，需要 多少芯片？多少芯片？ 需要多少位地址作芯片选择？需要多少位地址作芯片选择？ 题解：题解： (1) 22032/8=4MB (2
12、)芯片数芯片数=1M32位位/ 512K8位位=24=8片片 (3)该存储器地址线共该存储器地址线共20位，其中低位，其中低19位作为芯片的地位作为芯片的地 址输入，址输入，最高一位用于芯片选择最高一位用于芯片选择。8个个512K8位芯片位芯片 通过字位扩展构成通过字位扩展构成1M32位的存储器。位的存储器。 Copyright 2012 Computer Organization Group. All rights reserved. 第三章第三章 3.9 3.9 在在DRAM存储器中为何将地址分为行地址和列地址？存储器中为何将地址分为行地址和列地址？ 采用这种双向地址后，需要增加哪些器件？
13、给采用这种双向地址后，需要增加哪些器件？给DRAM存储存储 器的性能带来哪些方面的影响？器的性能带来哪些方面的影响？ 题解：题解： 由于由于DRAM芯片集成度高，所以容量一般比较大，导致了芯片集成度高，所以容量一般比较大，导致了 地址引脚数的大幅度增加，这对芯片的集成又带来了困难地址引脚数的大幅度增加，这对芯片的集成又带来了困难 。为此，。为此，DRAM芯片通常将地址分为行地址和列地址两部芯片通常将地址分为行地址和列地址两部 分，行地址和列地址分时使用同一组地址引脚，这样可以分，行地址和列地址分时使用同一组地址引脚，这样可以 将地址引脚的数量减少为原来的一半将地址引脚的数量减少为原来的一半。
14、地址引脚地址引脚采用采用多路分时复用技术多路分时复用技术后，芯片内部需要增加后，芯片内部需要增加行行 地址锁存器，列地址锁存器地址锁存器，列地址锁存器。 由于地址分两次输入并缓存，会由于地址分两次输入并缓存，会延长延长DRAM的存取时间。的存取时间。 Copyright 2012 Computer Organization Group. All rights reserved. 第三章第三章 3.17 3.17 现有两个现有两个IA-32汇编程序，其中分别定义了一个数据段，定义方式如汇编程序，其中分别定义了一个数据段，定义方式如 下：下： （1）data segment msg db “Hello!” align 4 dw 100,200,300 data ends （2）data segment msg db “Hello!” dw 200,300,400 data ends 若这两个程序运行前，数据段加载到主存中的起始地址为若这两个程序运行前，数据段加载到主存中的起始地址为00B04010H， 请分别画出两个程序中数据段在主存中放置的示意图，并标出每个字节请分别画出两个程序中数据段
