《matlab系统仿真级分析3》由会员分享，可在线阅读，更多相关《matlab系统仿真级分析3（41页珍藏版）》请在金锄头文库上搜索。
1、MATLAB系统级仿真分析 第三次课 电路分析与数字电路应用,微电子学院 高海霞 2013年春季,内容提要,一、电路分析应用 1、Power System Blockset 2、应用实例 二、数字电路应用,例1：求图中结点电压V1，V2，V3。,模块库中没有直流电流源模块，可对“AC Current Source”模块进行适当设置,模块库中没有单独的电阻模块，可对“Series RLC Branch”模块进行适当设置,Simulink的“Display”模块不能直接接在被测元件两端测量电压，需以“Voltage Measurement”模块作为连接,每个模块都设定了输入端和输出端，不 能更改；
2、如果需要可利用“L connector” 及“T connector”模块增设接线端,DC电压源，DC电流源，电阻,模块库中没有直流电流源模块，可对“AC Current Source”模块进行适当设置：,模块库中没有单独的电阻、电容、电感模块，可对 “Series RLC Branch”模块进行适当设置：,电阻：R实际值 L0 Cinf 电感：R0 L实际值 Cinf 电容：R0 L0 C实际值,Power System Blockset模块集,Power System Blockset模块集：一个专用的电路仿真模块集。,1. Electrical Sources模块库：包含7个用于产生电源
3、信号的模块。,Power System Blockset模块集,2. Elements模块库：包含线性及非线性电路网络元件模块，它们分为四类：元件类、导线类、开关电路类和变压器类，共有24个模块，主要为电路组成提供各种不同的一般性元件。,Power System Blockset模块集,3. Power Electronics模块库：包含功率电子器件模块，共有9个模块。,Mosfet,Power System Blockset模块集,4. Connectors模块库：包含各种连接模块，共10个模块，用于不同情况下元器件的连接。,模块间的连接,每个模块都设定了输入端和输出端，不能更改； 如果需要
4、可利用“L connector”及“T connector” 模块增设接线端,Power System Blockset模块集,5. Measurements模块库：包含5种测量模块。,6. Machines模块库：包含一些电机模块，共有16个模块。,7. Extras模块库：包含SimPowerSystems模块库中 各类模块的扩充模块。,例2 测量下图所示电路的电流I,电阻、DC电压源、DC电流源、受控电流源,如图所示电路中的开关置于a点已经有相当长一段时间之后， 突然将开关切换到b点，作出相应于时间t的Vc(t)和i(t)的波形图。,电阻、电容、DC电压源,开关模块：Elements模块
5、库内的Breaker,例3：RC电路的响应。,开关的仿真模型,仿真结果受解算器影响,内容提要,一、电路分析应用 1、Power System Blockset 2、应用实例 二、数字电路应用 1、组合逻辑电路 2、时序逻辑电路,例4：搭建4线16线译码器的仿真模型。,实现方法：利用两个带使能端的38译码器构建416译码器。,实现步骤1：创建38译码器,38译码器的真值表如下表所示：,根据真值表可以得出输出的逻辑表达式：,所需模块：脉冲序列发生器模块，逻辑操作模块，示波器模块,脉冲序列发生器：Simulink节点下，Source库中的Pulse Generator,逻辑操作：Simulink节点
6、下，Math Operations库中的Logical Operator,示波器：Simulink节点下，Sinks库中的Scope,例4：搭建4线16线译码器的仿真模型。,例4：搭建4线16线译码器的仿真模型。,实现步骤2：创建具有使能端的38译码器,例4：搭建4线16线译码器的仿真模型。,实现步骤3：具有使能端的38译码器子系统的建立,用鼠标选定上图模型中虚线框圈定的范围 在菜单栏中执行Edit/Create Subsystem命令 将其输入端口命名为A0、A1、A2及S1，S2，S3， 输出端口命名为Q0Q7,选中所创建的38译码器子系统 在菜单栏中执行Edit/Mask Subsyst
7、em命令,实现步骤4：子系统的封装,例4：搭建4线16线译码器的仿真模型。,例4：搭建4线16线译码器的仿真模型。,实现步骤5：416线译码器的搭建。,38译码器只有3个输入端，欲对4位二进制代码进行译码，可以选择任意 一个使能端作为第4个译码输入端。,所需模块：译码器，脉冲发生器，Constant，逻辑操作，示波器,基本触发器模块介绍,触发器模块：位于Simulink Extras节点下的Flip Flops模块库中。 包括RS触发器，JK触发器，D触发器，D Latch触发器。,1. S-R Flip-Flop（RS触发器）,Memory：位于Simulink节点 下的Discrete模块
8、库中，它相 当于一个状态存储器，在某一 时刻它将输入端输入的状态存 储，再在下一时刻将该状态从 其输出端输出。,Logic：SimulinkMath OperationsCombinatorial Logic，用来实现一个真值表的查询。该RS触发器模块中，Truth table的数值设置如下0 1;1 0;0 1;0 1;1 0;1 0;0 0;0 0，在这个序列中，每两个数值为一组，每组数值之间用；隔开，每组数据的前一数值代表Q的值，后一数值代表!Q的值，Mux的3个输入端决定对真值表的选择。,2. J-K Flip-Flop（JK触发器）,JK触发器模块的内部电路结构与RS触发器模块十分相
9、似，最大的不同是 在空白处多添加了一个Trigger模块。 Trigger模块位于Simulink节点下的Ports & Subsystems模块库中，用于 对所在子系统所含功能的触发。JK触发器模块中Trigger的触发类型为下降 沿触发。Trigger模块的输入信号是从CLK端输入的，只有CLK在下降沿发 生作用时，JK模块才会被激发。,Logic的Truth table的数值设置如下0 1;0 1;1 0;1 0;1 0;0 1;1 0;0 1,基本触发器模块介绍,3. D Flip-Flop（D触发器）,D触发器模块的内部电路结构主要包含一个实现NOT功能的Logical Operat
10、or 模块，一个Trigger模块，一个被命名为C的Enable Port模块。Qn+1D,D触发器是!CLR端的输入信号为1时，CLK的输入信号在上升沿时发生作用。,D Latch触发器与D触发器的不同在于，它的内部少了一个Trigger模块， 相应输入端也少了CLK端口。,Trigger模块和Enable Port模块位于Simulink节点下的Ports&Subsystems模块库中，用于为子系统添加触发端和使能端。D触发器模块中Trigger的触发类型为上升沿触发。Enable Port模块的对应输入端是!CLR端口。,基本触发器模块介绍,双向移位寄存器,例5：以四位双向移位寄存器为例
11、，假设左移、右移输入信号分别为SL和SR,右移寄存器的激励函数为 D0SR，D1Q0，D2Q1，D3Q2,左移寄存器的激励函数为 D3SL，D2Q3，D1Q2，D0Q1,将左、右移四位寄存器结合在一起，加上控制信号X，就可组成双向移位 寄存器，X1时左移，X0时右移，其激励函数为,子系统,封装,X=1，左移,X=0，右移,例6：设计可选进制计数器。,设计这个可选进制计数器时，需要具有置位复位端的JK触发器。,首先对Simulink中自带的JK触发器进行改进：,当Rd0，Sd1时，Q端的输出被清零 当Rd1，Sd0时，Q端的输出被置1,将每个带置位复位端的JK触发器的初始Q值设为Q(1)、Q(2)、Q(3)、Q(4),图中，S9和Rd是控制端口，当S9置1时，Q1和Q4被置1，Q2和Q3被置0， 按照二进制表示，Q4Q3Q2Q1的输出就是1001，即十进制的9，所以S9为 置9端；Rd置1时，所有触发器都被清零，Rd为清零端。CP0和CP1是2个 时钟信号输入端，它们分别为Q1和Q2、Q4提供时钟信号，Q3的时钟信号 由Q2端提供。,simout = 0 1 0 1 0 1 0 1 0 1 0,simout = 0 0 1 1 2 2 3 3 4 4 0,simout = 0 1 2 3 4 5 6 7 8 9 0,二进制,五进制,十进制,
