第二章微型计算机基础新

《第二章微型计算机基础新》由会员分享，可在线阅读，更多相关《第二章微型计算机基础新（97页珍藏版）》请在金锄头文库上搜索。

1、微型计算机的硬件组成,微处理器 存储器 I/O设备和I/O接口 系统总线,第2章 微型计算机基础,第2章：微型计算机基础,教学重点 微型计算机的基本结构 8086/8088微处理器 系统总线 新型CPU简介,主 要 内 容,- 微型计算机的概念结构 -计算机系统的基本组成 -微型计算机的工作过程,Agenda,CPU 存储器（读、写工作过程和分类） I/O接口 总线,2.1 微型计算机的基本结构,微型计算机系统组成,3,概 述,计算机系统的基本组成,CPU 存储器 I/O接口 总线,计算机系统的基本组成-CPU,微处理器CPU,计算机系统的基本组成-存储器(内存),与CPU相连的记忆单元内存

2、(1) 内存地址和内容 (2) 内存的操作 读(read) 写(write) (3) 内存的分类 RAM ROM,内存读操作过程,CPU要读取地址为04H内存单元的内容： 1、CPU首先将地址信息04H放到地址总线上（AB）。经地址译码器选中相应的内存单元（04H）； 2、然后，CPU再发出读控制信号； 3、此时，相应存储单元的内容出现在数据总线上（DB）。,内存写操作过程,CPU将数据00100110B（26H)写入地址为08H的内存单元： 1、CPU首先将地址信息08H放到地址总线上（AB）。经地址译码器选中相应的内存单元（08H）； 2、然后，CPU再把要写入的内容26H放到数据总线上（

3、DB）； 3、CPU再发出写控制信号，在此控制信号控制之下，将数据送入相应存储单元。,计算机系统的基本组成I/O接口,为什么要有？ 快与慢的矛盾；信号格式的差异。 有那些？ 专门章节讲解。,计算机系统的基本组成总线,公共信号线的集合。 数据总线（DB) : 双向 地址总线（AB）：单向 控制总线（CB）：双向 （有些是单向，总体是双向）,2.1.2 微型计算机的工作过程,存储程序计算机 将要做的事情按一定要求，使用存储器储存起来，工作时逐条取出执行存储程序计算机。,1.存储程序计算机,1、问题对象认识 2、基本动作的信息化,2. 微型计算机的工作过程,3.程序工作的例子 5+8=?,怎么算？,

4、5+8=? 设计指令,5+8=? 设计程序,5+8=? 设计存储器,5+8=? 指令存放形式,取第1条指令操作码的操作过程,取第1条指令操作数的操作过程,取第2条指令的操作过程,执行第2条指令的操作过程,微型计算机的工作过程,请看自动演示,机械控制用计算机(第三讲),有问题！,知识回顾:,- 微型计算机的概念结构 -计算机系统的基本组成 -微型计算机的工作过程,CPU 存储器（读、写工作过程和分类） I/O接口 总线,计算机系统的基本组成,CPU 存储器 I/O接口 总线,内存读操作过程,CPU要读取地址为04H内存单元的内容： 1、CPU首先将地址信息04H放到地址总线上（AB）。经地址译码

5、器选中相应的内存单元（04H）； 2、然后，CPU再发出读控制信号； 3、此时，相应存储单元的内容出现在数据总线上（DB）。,内存写操作过程,CPU将数据00100110B（26H)写入地址为08H的内存单元： 1、CPU首先将地址信息08H放到地址总线上（AB）。经地址译码器选中相应的内存单元（08H）； 2、然后，CPU再把要写入的内容26H放到数据总线上（DB）； 3、CPU再发出写控制信号，在此控制信号控制之下，将数据送入相应存储单元。,取第1条指令操作码的操作过程,2.2 8086/8088微处理器,主要研究内容： 最小组态下的基本引脚和总线形成 功能结构 最小组态下的总线时序 IB

6、M PC总线,微型计算机的硬件组成,微处理器 存储器 I/O设备和I/O接口 系统总线,8088的引脚图,最小组态的总线形成,（1）20位地址总线 采用3个三态透明锁存器8282进行锁存和驱动 （2）8位数据总线 采用数据收发器8286进行驱动 （3）系统控制信号 由8088引脚直接提供,补充,从前面所学知道：CPU不但会算，还要有其它任务要承担。 1。从存储器取指令，然后译码； 2。需要的话，取出操作数； 3。运算执行，送至相应地方。,2.2.1 概述,2.2.2 8086的外部引脚及其功能,CPU具有40条引出线的集成电路芯片 采用双列直插式封装,1、8088的引脚信号和总线形成,外部特性

7、表现在其引脚信号上，学习时请特别关注以下几个方面：,指引脚信号的定义、作用；通常采用英文单词或其缩写表示,信号从芯片向外输出，还是从外部输入芯片，或者是双向的,起作用的逻辑电平高、低电平有效上升、下降边沿有效,输出正常的低电平、高电平外，还可以输出高阻的第三态, 有效电平, 三态能力, 信号的流向, 引脚的功能,2 、 8088的两种组态模式,两种组态构成两种不同规模的应用系统 最小组态模式 构成小规模的应用系统 8088本身提供所有的系统总线信号 最大组态模式 构成较大规模的应用系统，例如可以接入数值协处理器8087 8088和总线控制器8288共同形成系统总线信号,8088的两种组态模式（

8、续）,两种组态利用MN/MX*引脚区别 MN/MX*接高电平为最小组态模式 MN/MX*接低电平为最大组态模式 两种组态下的内部操作并没有区别 IBM PC/XT采用最大组态 本书以最小组态展开基本原理,8088的引脚图,3 最小组态的引脚信号,数据和地址引脚 读写控制引脚 中断请求和响应引脚 总线请求和响应引脚 其它引脚,（1）. 数据和地址引脚,AD7AD0（Address/Data） 地址/数据分时复用引脚，双向、三态 在访问存储器或外设的总线操作周期中，这些引脚在第一个时钟周期输出存储器或I/O端口的低8位地址A7A0 其他时间用于传送8位数据D7D0,（1）. 数据和地址引脚（续1）

9、,A15A8（Address） 中间8位地址引脚，输出、三态 这些引脚在访问存储器或外设时，提供全部20位地址中的中间8位地址A15A8,（1）. 数据和地址引脚（续2）,A19/S6A16/S3（Address/Status） 地址/状态分时复用引脚，输出、三态 这些引脚在访问存储器的第一个时钟周期输出高4位地址A19A16 在访问外设的第一个时钟周期全部输出低电平无效 其他时间输出状态信号S6S3,（2）. 读写控制引脚,ALE（Address Latch Enable） 地址锁存允许，输出、三态、高电平有效 ALE引脚高有效时，表示复用引脚：AD7AD0和A19/S6A16/S3正在传送

10、地址信息 由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可以利用ALE引脚将地址锁存起来,（2）. 读写控制引脚（续1）,IO/M*（Input and Output/Memory） I/O或存储器访问，输出、三态 该引脚输出高电平时，表示CPU将访问I/O端口，这时地址总线A15A0提供16位I/O口地址 该引脚输出低电平时，表示CPU将访问存储器，这时地址总线A19A0提供20位存储器地址,（2）. 读写控制引脚（续2）,WR*（Write） 写控制，输出、三态、低电平有效 有效时，表示CPU正在写出数据给存储器或I/O端口 RD*（Read） 读控制，输出、三态、低电平有效 有效

11、时，表示CPU正在从存储器或I/O端口读入数据,（2）. 读写控制引脚（续3）,IO/M*、WR*和RD*是最基本的控制信号 组合后，控制4种基本的总线周期,（2）. 读写控制引脚（续4）,READY 存储器或I/O口就绪，输入、高电平有效 在总线操作周期中，8088 CPU会在第3个时钟周期的前沿测试该引脚 如果测到高有效，CPU直接进入第4个时钟周期 如果测到无效，CPU将插入等待周期Tw CPU在等待周期中仍然要监测READY信号，有效则进入第4个时钟周期，否则继续插入等待周期Tw。,（2）. 读写控制引脚（续5）,DEN*（Data Enable） 数据允许，输出、三态、低电平有效 有

12、效时，表示当前数据总线上正在传送数据，可利用他来控制对数据总线的驱动 DT/R*（Data Transmit/Receive） 数据发送/接收，输出、三态 该信号表明当前总线上数据的流向 高电平时数据自CPU输出（发送） 低电平时数据输入CPU（接收）,（2）. 读写控制引脚（续6）,SS0*（System Status 0） 最小组态模式下的状态输出信号 它与IO/M*和DT/R*一道，通过编码指示CPU在最小组态下的8种工作状态： 1. 取指 5. 中断响应 2. 存储器读 6. I/O读 3. 存储器写 7. I/O写 4. 过渡状态 8. 暂停,（3）. 中断请求和响应引脚,INTR（

13、Interrupt Request） 可屏蔽中断请求，输入、高电平有效 有效时，表示请求设备向CPU申请可屏蔽中断 该请求的优先级别较低，并可通过关中断指令CLI清除标志寄存器中的IF标志、从而对中断请求进行屏蔽,（3）. 中断请求和响应引脚（续1）,INTA*（Interrupt Acknowledge） 可屏蔽中断响应，输出、低电平有效 有效时，表示来自INTR引脚的中断请求已被CPU响应，CPU进入中断响应周期 中断响应周期是连续的两个，每个都发出有效响应信号，以便通知外设他们的中断请求已被响应、并令有关设备将中断向量号送到数据总线,（3）. 中断请求和响应引脚（续2）,NMI（Non-

14、Maskable Interrupt） 不可屏蔽中断请求，输入、上升沿有效 有效时，表示外界向CPU申请不可屏蔽中断 该请求的优先级别高于INTR，并且不能在CPU内被屏蔽 当系统发生紧急情况时，可通过他向CPU申请不可屏蔽中断服务,主机与外设进行数据交换通常采用可屏蔽中断 不可屏蔽中断通常用于处理掉电等系统故障,（4）. 总线请求和响应引脚,HOLD 总线保持（即总线请求），输入、高电平有效 有效时，表示总线请求设备向CPU申请占有总线 该信号从有效回到无效时，表示总线请求设备对总线的使用已经结束，通知CPU收回对总线的控制权,DMA控制器等主控设备通过HOLD申请 占用系统总线（通常由CP

15、U控制）,（4）. 总线请求和响应引脚（续1）,HLDA（HOLD Acknowledge） 总线保持响应（即总线响应），输出、高电平有效 有效时，表示CPU已响应总线请求并已将总线释放 此时CPU的地址总线、数据总线及具有三态输出能力的控制总线将全面呈现高阻，使总线请求设备可以顺利接管总线 待到总线请求信号HOLD无效，总线响应信号HLDA也转为无效，CPU重新获得总线控制权,（5）. 其它引脚,RESET 复位请求，输入、高电平有效 该信号有效，将使CPU回到其初始状态；当他再度返回无效时，CPU将重新开始工作 8088复位后CSFFFFH、IP0000H，所以程序入口在物理地址FFFF0

16、H,（5）. 其它引脚（续1）,CLK（Clock） 时钟输入 系统通过该引脚给CPU提供内部定时信号。8088的标准工作时钟为5MHz IBM PC/XT机的8088采用了4.77MHz的时钟，其周期约为210ns,（5）. 其它引脚（续2）,Vcc 电源输入，向CPU提供5V电源 GND 接地，向CPU提供参考地电平 MN/MX*（Minimum/Maximum） 组态选择，输入 接高电平时，8088引脚工作在最小组态；反之，8088工作在最大组态,（5）. 其它引脚（续3）,TEST* 测试，输入、低电平有效 该引脚与WAIT指令配合使用 当CPU执行WAIT指令时，他将在每个时钟周期对该引脚进行测试：如果无效，则程序踏步并继续测试；如果有效，则程序恢复运行 也就是说，WAIT指令使CPU产生等待，直到引脚有效为止 在使用协处理器8087时，通过引脚和WAIT指令，可使8088与8087的操作保持同步,“引脚”小结,CPU引脚是系统总线的基本信号 可以分成三类信号： 8位数据线：D0D7 20位地址线：