实验三计数器及其应用

上传人:101****457 文档编号:108086681 上传时间:2019-10-22 格式:DOC 页数:7 大小:115.08KB
返回 下载 相关 举报
实验三计数器及其应用_第1页
第1页 / 共7页
实验三计数器及其应用_第2页
第2页 / 共7页
实验三计数器及其应用_第3页
第3页 / 共7页
实验三计数器及其应用_第4页
第4页 / 共7页
实验三计数器及其应用_第5页
第5页 / 共7页
点击查看更多>>
资源描述

《实验三计数器及其应用》由会员分享,可在线阅读,更多相关《实验三计数器及其应用(7页珍藏版)》请在金锄头文库上搜索。

1、实验三 计数器及其应用1、 实验原理 计数器是一个用以实现计数功能的时序部件,它不仅可用来计脉冲数,还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同步计数器和异步计数器。根据计数制的不同,分为二进制计数器,十进制计数器和任意进制计数器。根据计数的增减趋势,又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前,无论是TTL还是CMOS集成电路,都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列,就能正确地运用这些器件。2、 实验目的1、 学

2、习用集成触发器构成计数器的方法;2、 掌握中规模集成计数器的使用及功能测试方法;3、 运用集成计数器构成1/N分频器。三、实验设备与器件1、+5V直流电源 2、双踪示波器 3、连续脉冲源 4、单次脉冲源5、逻辑电平开关 6、逻辑电平显示器7、CC40132(74LS74) CC401923(74LS192) CC4011(74LS00) CC4012(74LS20) 4、 实验内容1、用CC4013或74LS74 D触发器构成4位二进制异步加法计数器。(1)按图71接线,D 接至逻辑开关输出插口,将低位CP0 端接单次脉冲源,输出端Q3、Q2、Q3、Q0 接逻辑电平显示输入插口,各D接高电平“

3、1”。图71 四位二进制异步加法计数器清零后,逐个送入单次脉冲,观察并列表记录 Q3Q0 状态。(3) 将1Hz的连续脉冲改为1KHz,用双踪示波器观察CP、Q3、Q2、Q1、Q0 端波形,描绘之。 (5) 将图71电路中的低位触发器的Q端与高一位的CP端相连接,构成减法计数器,按实验内容2),3),4)进行实验,观察并列表记录Q3Q0 的状态。输 入输 出CPUQ3Q2Q1Q00000010001200103001140100501016011 070111810009100110101011101112110 01311011411101511111600002、测试CC40192或74L

4、S192同步十进制可逆计数器的逻辑功能。 计数脉冲由单次脉冲源提供,清除端CR、置数端、数据输入端D3 、D2、D1、D0 分别接逻辑开关,输出端 Q3、Q2、Q1、Q0接实验设备的一个译码显示输入相应插口A、B、C、D;和接逻辑电平显示插口。按下表逐项测试并判断该集成块的功能是否正常。输 入输 出CRCPUCPDD3D2D1D0Q3Q2Q1Q01000000dcbadcba011加 计 数011减 计 数表71为8421码十进制加、减计数器的状态转换表。图72 CC40192引脚排列及逻辑符号图中 置数端 CPU加计数端 CPD 减计数端 非同步进位输出端 非同步借位输出端 D0、D1、D2

5、、D3 计数器输入端 Q0、Q1、Q2、Q3 数据输出端 CR清除端 (1)清除令CR=1,其它输入为任意态,这时Q3Q2Q1Q00000,译码数字显示为0。清除功能完成后,置CR0 (2)置数 CR0,CPU,CPD 任意,数据输入端输入任意一组二进制数,令= 0,观察计数译码显示输出,予置功能是否完成,此后置1。 (3)加计数CR0,CPD 1,CPU 接单次脉冲源。清零后送入10个单次脉冲,观察译码数字显示是否按8421码十进制状态转换表进行;输出状态变化是否发生在CPU 的上升沿。 (4)减计数CR0,CPU 1,CPD 接单次脉冲源。参照3)进行实验。 3、如图所示,用两片CC401

6、92组成两位十进制加法计数器,输入1Hz连续计数脉冲,进行0099累加计数,记录之。 按图连接电路,令CPD=1,CR1=CR2=0,=1,当输入1HZ连续计数脉冲时,可观察到译码显示器由00-99累加计数,因此,该十进制加法计数器可正常工作。 加法计数输入脉冲数0123456789输出Q30000000011Q20000111100Q10011001100Q00101010101 减法计数4、将两位十进制加法计数器改为两位十进制减法计数器,实现由9900递减计数,记录之。按上图,令CPU 1,CR,=1,在CPD端接入HZ连续计数脉冲时,可观察到译码显示器由递减计数,因此,该两位十进制减法计

7、数器功能正常。5、设计一个数字钟移位60进制计数器并进行实验。将十进制计数器的CPU 端接计数脉冲,端接入六进制计数器的CPU 端,经测试可实现累加计数。五、实验总结这次实验主要是测试验证一些常用的计数器的功能,让我真真正正的在实践中体会到了课本里的理论知识,由于课本上的知识太多,平时课间的学习并不能很好的理解和运用各个元件的功能,平时看课本时,有时问题老是弄不懂,做完实验后,那些问题就迎刃而解了。而且还可以记住很多东西。比如一些计数器的功能及其应用,通过动手实践让我们对各个元件映象深刻。所以在这次实验过程中,我了解了很多计数器的功能,并且对于其在电路中的使用有了更多的认识。通过实验,加强了我的动手、思考和解决问题的能力。总的来说还是收获蛮大的,就是让我知道计数器除了计数功能外,还有一些附加功能,如异步复位、预置数、保持。虽然计数器产品一般只有二进制和十进制两种,有了这些附加功能,我们就可以方便地用我们可以得到的计数器来构成任意进制的计数器。

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 大杂烩/其它

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号