《修改 第5章 集成逻辑门电路讲义》由会员分享，可在线阅读，更多相关《修改 第5章 集成逻辑门电路讲义（74页珍藏版）》请在金锄头文库上搜索。
1、第5章 集成逻辑门电路,5.1 半导体器件的开关特性 5.2 TTL门电路 5.3 TTL门电路的其它类型 5.4 MOS门电路,5.1 半导体器件的开关特性,数字电路中的晶体二极管、三极管和MOS管工作 在开关状态。 导通状态：相当于开关闭合 截止状态：相当于开关断开。,半导体二极管、三极管和MOS管，则是构成这种电子开关的基本开关元件。,S为受控开关，当二极管、三极管截 止时相当于S断开，输出为高电平。,当二极管、三极管导通时，相当于S 闭合，输出为低电平。,高电平和低电平为某规定范围的电位值，而非一固定值。,高电平,高电平,低电平,低电平,正逻辑,负逻辑,关于高低电平的概念及状态赋值,二
2、极管的开关等效电路 (a) 导通时 (b) 截止时,一、 二极管的开关特性,1. 静态特性,2. 动态特性：,若输入信号频率过高，二极管会双向导通，失去单向导电作用。因此高频应用时需考虑此参数。,二极管从截止导通和从导通截止都需要一定的时间。通常后者所需的时间长得多。,反向恢复时间tre ：二极管从导通到截止所需的时间。 通常tre 5ns,二、 三极管的开关特性,1. 静态特性,在数字电路中，三极管作为开关元件，主要工作在饱和和截止两种开关状态，放大区只是极短暂的过渡状态。,三极管开关等效电路 (a) 截止时 (b) 饱和时,2. 动态特性,三极管的开关时间,(1) 开启时间ton 三极管从
3、截止到饱和所需的时间。 ton = td +tr td ：延迟时间 tr ：上升时间,(2) 关闭时间toff 三极管从饱和到截止所需的时间。 toff = ts +tf ts ：存储时间（几个参数中最长的；饱和越深越长） tf ：下降时间,toff ton 。 开关时间一般在纳秒数量级。高频应用时需考虑。,门电路的概念： 实现基本和常用逻辑运算的电子电路，叫逻辑门电路。实现与运算的叫与门，实现或运算的叫或门，实现非运算的叫非门，也叫做反相器，等等。,分立元件门电路和集成门电路: 分立元件门电路：用分立的元件和导线连接起 来构成的门电路。简单、经济、功耗低，负载差。 集成门电路：把构成门电路的
4、元器件和连线都 制作在一块半导体芯片上，再封装起来，便构成了集成门电路。现在使用最多的是CMOS和TTL集成门电路。,三、分立元件门电路,1、二极管与门,在输入端A、B中只要有一个（或一个以上）为低电平，与该输入端相连的二极管输出端Z就为低电平。只有A、 B同时为高电平时，则输出Z才是高电平。输出逻辑式为：,A,B,Z,0,0,0,0,0,0,0,1,1,1,1,1,真值表,波形图,1,1,1,1,0,0,真值表,2、二极管或门,只要输入端A、B中有高 电平，输出就是高电平,只有A、B同时为低电平时， Z 才是低电平,逻辑式为,A,B,Z,0,0,0,0,0,1,1,1,1,1,1,1,1,1
5、,1,1,0,0,波形图,3、非门（反相器）,A,Z,0 1,1 0,输入低电平信号时，三极管能可靠截止，输出为高电平。输入高电平信号时，三极管处于饱和状态，输出为低电平。,真值表,4、复合逻辑门电路,（1）与非门,将二极管与门和反相器连接起来，就构成与非门。,A,B,Z,0,0,0,0,0,1,1,1,1,1,1,1,逻辑式为,（2）或非门,将二极管或门和反相器连接起来，构成了或非门。,逻辑式为,5.2 TTL门电路,这种集成逻辑门的输入级和输出级都是由晶体管(transistor)构成，并实现与非功能，所以称为晶体管晶体管逻辑门电路，简称TTL门电路。,每一个发射极能各自独立形成正向偏置的
6、发射结，并可使三极管进入放大或饱和区。,多发射极三极管,一、TTL与非门,输入级 与逻辑,中间级,输出级 非逻辑,1、输入信号不全为1：如uA=0.3V， uB=3.6V,1V,则uB1=0.3+0.7=1V，uC10.3+0.1=0.4V,T2、T5截 止，uC25V T3、T4导通。忽略iB3，输出端电位为：,输出为高电平。,uY50.70.73.6V,0.4V,3.6V,5V,2、输入信号全为1：uA=uB=3.6V，T1的基极电位足以使T1的集电结和T2、T5发射结导通，则uB1=2.1V， T2、T5饱和，,2.1V,输出端电位为：uY=UCES0.3V，输出为低电平。,uC2=1V
7、, T3导通， T4截止,1V,0.3V,功能表,真值表,逻辑表达式,输入有低，输出为高；输入全高，输出为低。,74LS00内含4个2输入与非门 74LS20内含2个4输入与非门。,74LS00外形,2输入4与非门,二、TTL与非门的电压传输特性及主要参数 电压传输特性:输出电压uo随输入电压ui变化的关系曲线。,曲线分析 图5.1(a)、(b)分别为电压传输特性的测试电路和电压传输特性曲线。,图5.1 TTL与非门的电压传输特性 (a)测试电路； (b)电压传输特性,Ui（V）,Uo (V),UOH,UOL,Uth,关态,开态,UOFF,UON,0.9UOH,USL,2、主要参数,（1）输出
8、高电平UoH ：指输入端有一个或一个以上为低电平时的输出高电平值，典型值为3V；,（2）输出低电平UoL ：指输入端全部接高电平时的输出低电平值，典型值为0.3V,（3）开门电平Uon ：在保证输出电压为标准低电平USL的条件下，所允许的最小输入高电平。一般为：Uon1.8V。,（4）关门电平UOFF ：在保证输出电压UOH为标准高电平USH（即额定高电平值3V的90）时，允许的最大输入低电平值。一般UOFF0.8V。,（5）阈值电压Uth：在转折区内，TTL与非门处于急剧变化中，通常将转折区的中点对应的ui称为阈值电压。一般Uth1.4V。,TTL电压传输特性曲线图,开门电平,关门电平,Ut
9、h1.4V是输出高、低电平的分界线。 当uiUth时，V5管导通，输出为低电平。,(6) 噪声容限（ UNL和UNH ） 也称抗干扰能力，它反映门电路在多大的干扰电压下仍能正常工作。 UNL和UNH越大，电路的抗干扰能力越强。,由于逻辑门中的三极管在传输信号时存在延迟；延迟也会因外部电路的分布电容而产生，所以逻辑门的输出信号要滞后输入信号。 平均传输延迟时间是指一个数字信号从输入端输入，经过门电路再从其输出端输出所延迟的时间，它反映了电路传输信号的速度。,3、平均传输延迟时间tpd,tPHL输出电压从高电平变化到低电平相对于输入电压变化的延迟时间； tPLH输出电压从低电平变化到高电平相对于输
10、入电压变化的延迟时间； tpdtpd = （tpLH +tpHL）/2,A=0时，T2、T5截止，T3、T4导通，Y=1。,A=1时，T2、T5导通，T3导通、T4截止，Y=0。,一、TTL非门,5.3 TTL门电路的其他类型,A、B中只要有一个为1，即高电平，如A1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y0。,AB0时，iB1、iB1均分别流入T1、T1发射极，使T2、T2、T5均截止，T3、T4导通，输出为高电平，即Y1。,二、TTL或非门,A和B都为高电平（T2导通）、或C和D都为高电平（T2导通）时，T5饱和导通、T4截止，输出Y=0。,A和B
11、不全为高电平、并且C和D也不全为高电平（T2和T2同时截止）时，T5截止、T4饱和导通，输出Y=1。,三、TTL与或非门,与门,或门,异或门,四、集电极开路与非门（OC门）（Open Collector） 在实际使用中，有时需要将多个与非门的输出端直接并联实现“与”的功能，只要Y1或Y2有一个为低电平,Y便为低电平,只有当Y1和Y2均为高电平时,Y才为高电平。实现的逻辑功能是Y=Y1Y2,即能实现“与”的功能。这种用“线”连接形成“与”功能的方式称为“线与”。,图5.2 与非门输出端直接并联,74LS00与非门、74LS20与非门,2输入4与非门,空管脚,4输入2与非门,并不是所有形式的与非门
12、都能接成“线与”电路。具有推拉式输出的与非门，其输出端就不允许进行线与连接。 因为无论输出是高电平还是低电平，输出电阻都比较低，如果将两个输出端直接相连，当一个门的输出为高电平，另一个门输出为低电平时，就会形成一条从+UCC到地的低阻通路，必将产生一个很大的电流从截止门的V4管灌入到导通门的V5管，如图5.3所示。这个电流不仅会使导通门的输出低电平抬高，产生逻辑混乱，甚至会损坏两个门的输出管，这是不允许的。,图5.3两个TTL与非门输出端相连,不高不低的电平：1/0?,(1)电路结构：输出级是集电极开路的。,1.集电极开路与非门(OC门),(2)逻辑符号：用“”表示集电极开路。,集电极开路,(
13、3)工作原理：,当V5饱和，输出低电平UOL0.3V； 当V5截止，由外接电源E通过外接上拉电阻提供高电平UOHE。 因此， OC门电路必须外接电源和负载电阻，才能提供高电平输出信号。,RL的取值原则是：应保证输出高电平UoH2.7V,输出低电平UoL0.35V,2. OC门的应用举例,（1）OC门单个使用,图5.6 n个OC门输出端并联,(2) OC门的输出端并联，实现线与功能。 RL为外接负载电阻。,线与,注意：OC门运用时需加外加电阻RL和电源Ucc!,OC门的输出端并联实现线与功能,用OC门实现电平转换的电路,（3）用OC门实现电平转换,三态门电路的输出有三种可能出现的状态：高电平、低
14、电平、高阻。,何为高阻状态？,悬空、悬浮状态，又称为禁止状态。 测电阻为，故称为高阻状态。 测电压为0V，但不是接地。 因为悬空，所以测其电流为0A。,五、三态门（TSL）,(1)电路结构：增加了控制输入端（Enable）。,1三态门的电路结构,(2)工作原理：,1,0,导通,1.0V,1.0V,截止,截止,悬空,控制端高电平有效的三态门,(3)逻辑符号,控制端低电平有效的三态门,用“”表示输出为三态。,(4) TSL门的真值表,2、三态门的应用,E=0时，门G1使能，G2禁止， ； E=1时，门G2使能，G1禁止，,（1）用三态门作多路开关,E=0时信号向右传送， ； E=1时信号向左传送，
15、,（2）用三态门实现信号双向传输,E1=0,A1,E2=0,A2,An,En=0,（3）用三态门构成数据总线： 让各门的控制端轮流为低电平，即任何时刻只让一个TSL门处于工作状态，而其余TSL门均处于高阻状态，这样总线就会轮流接受各TSL门的输出。,六、TTL门电路多余输入端的处理,1.与非门的处理,“1”,悬空,2.或非门、与或非门的处理,“0”,集成电路型号含义,5.4 MOS门电路,MOS门电路：以MOS管作为开关元件构成的门电路。 MOS管有NMOS和PMOS两种，并且还分为增强型和耗尽型。在数字电路中，多采用增强型 当NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为C
16、MOS管(意为互补)。 MOS门电路，尤其是CMOS门电路具有制造工艺简单、集成度高、抗干扰能力强、功耗低、价格便宜等优点，得到了十分迅速的发展。,一、CMOS反相器,要求: VDD UGS(th)P+UGS（th）N,PMOS 管开启电压,NMOS 管开启电压,PMOS管 (负载管),NMOS管 (驱动管),（1）基本电路结构,衬底 B和源极S相连,时,增强型PMOS管截止。,时,增强型NMOS管截止。,时,增强型PMOS管导通.,时,增强型NMOS管导通.,增强型NMOS转移特性,增强型 P M O S 转移特性,+,+,当输入为低电平 UIL=0V时，TN截止，TP导通， uO = UOHVDD，为高电平,2、工作原理,UIL=0V,UOHVDD,
