《数字电路逻辑设计第6章》由会员分享，可在线阅读，更多相关《数字电路逻辑设计第6章（127页珍藏版）》请在金锄头文库上搜索。
1、,第 六 章 时序逻辑电路, 时序逻辑电路的基本概念 同步时序逻辑电路 异步时序逻辑电路 常用中规模时序逻辑器件,本章知识要点,6.1 时序逻辑电路的基本概念,一、定义,若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关，还与电路过去的输入信号有关，则称为时序逻辑电路。,6.1.1 定义与结构,二、结构,时序逻辑电路由组合电路和存储电路两部分组成，通过反馈回路将两部分连成一个整体。,图中，x1,，xn为输入信号；Z1,，Zm为输出信号；y1, ，ys为时序逻辑电路的“状态”；Y1,，Yr为时序逻辑电路中的激励信号；CP为时钟脉冲信号，是否存在CP，取决于时序逻辑电路的类型。,
2、时序逻辑电路的状态y1,，ys是存储电路对过去输入信号记忆的结果，它随着外部信号的作用而变化。,次态与现态的概念 在对电路功能进行研究时，通常将某一时刻的状态称为“现态”，记作yn，简记为 y； 将在某一现态下，外部信号发生变化后到达的新的状态称为 “次态”，记作 yn+1。,注意：次态与现态的概念是相对的！,三、特点, 由组合电路和存储电路组成，具有对过去输入进行记忆的功能； 包含反馈回路，通过反馈使电路功能与“时序”相关； 输出由电路当时的输入和状态(过去的输入)共同决定。,通常按照电路的工作方式、电路输出对输入的依从关系或者输入信号的形式进行分类。,一按电路的工作方式分类,1. 同步时序
3、电路 电路中有统一的定时信号，存储器件采用时钟控制触发器，电路状态在时钟脉冲控制下同时发生转换，即电路状态的改变依赖于输入信号和时钟脉冲信号。,分为同步时序逻辑电路和异步时序逻辑电路两种类型。,2. 异步时序逻辑电路 异步时序逻辑电路的存储电路可由触发器或延时元件组成，电路中没有统一的时钟信号同步，电路输入信号的变化将直接导致电路状态的变化。,6.1.2 时序逻辑电路的分类,二按电路输出对输入的依从关系分类,1Mealy型电路：若时序逻辑电路的输出是电路输入和电路状态的函数，则称为Mealy型时序逻辑电路。 2Moore型电路：若时序逻辑电路的输出仅仅是电路状态的函数，则称为Moore型时序逻
4、辑电路。,Mealy型电路的输入和输出之间存在直接联系，而Moore型电路则是将全部输入转换成电路状态后再和输出建立联系。,若一个时序逻辑电路没有专门的外部输出信号，而是以电路状态作为输出，则可视为Moore型电路的特殊情况。 无论是同步时序逻辑电路或是异步时序逻辑电路，均有Mealy型和Moore型两种模型。,三按输入信号形式分类,时序逻辑电路的输入信号可以是脉冲信号也可以是电平信号。根据输入信号形式的不同，时序逻辑电路通常又被分为脉冲型和电平型两种类型。不同输入信号的波形图如下。,6.2 同步时序逻辑电路,同步时序逻辑电路中两种模型的结构框图：,研究同步时序逻辑电路时，通常不把同步时钟信号
5、作为输入信号处理，而是将它当成一种默认的时间基准。 同步时序电路中的现态与次态是针对某个时钟脉冲而言的。 现态-指时钟脉冲作用之前电路所处的状态。 次态-指时钟脉冲作用之后电路到达的状态。 注意：前一个脉冲的次态即后一个脉冲的现态！,对时钟频率的要求 必须保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才能到来。,同步时序电路可采用逻辑表达式、状态表、状态图进行描述。状态表和状态图是同步时序逻辑电路分析和设计的重要工具。此外，必要时还可以借助时间图加以描述。,一逻辑函数表达式,同步时序电路的结构和功能，可用3组逻辑函数表达式描述。,1输出函数表达式： Zi = fi(x1，xn ,y1,，y
6、s) i=1,2,m（Mealy型电路) Zi = fi(y1，ys) i=1,2,m （Moore型电路）,6.2.1 描述方法,2激励函数表达式： 激励函数又称为控制函数，它反映了存储电路的输入Y与外部输入x和电路状 态y之间的关系。其函数表达式为 Yj = gj(x1，xn,y1,，ys) j =1,2,r,3次态函数表达式：次态函数用来反映电路的次态yn+1与激励函数Y和电路现态y之间的关系，它与触发器类型相关。其函数表达式为 yln+1 = kl(Yj，yl) j=1,2,r ； l =1,2 ,，s,二状态表,状态表：反映同步时序电路输出Z、次态yn+1与电路输入x、现态y之间关系
7、的表格，又称为状态转移表。,表格的上方从左到右列出一位输入x的全部取值组合，表格左边从上到下列出电路的全部状态y，表格的中间列出对应不同输入组合和现态下的次态yn+1和输出Z。,表中，列数 = 一位输入的所有取值组合数 行数 = 触发器的状态组合数,状态表是同步时序电路分析和设计中常用的工具，它非常清晰地给出了同步时序电路在不同输入和现态下的次态和输出。,Moore型电路状态表的格式如下表所示。,考虑到Moore型电路的输出Z仅与电路的现态y有关，为了清晰起见，将输出单独作为一列，表示其值完全由现态确定。,三状态图,状态图：是一种反映同步时序电路状态转换规律及相应输入、输出取值关系的有向图。
8、在状态图中，用圆圈表示电路的状态，连接圆圈的有向线段表示状态的转换关系，箭头的起点表示现态，终点表示次态，当箭头起止于同一状态时，表明在指定输入下状态不变。,用状态图描述同步时序电路的逻辑功能具有直观、形象等优点。 状态图和状态表示是同步时序电路分析和设计的重要工具，相比之下，状态表更规范，状态图更形象。,四时间图,时间图是用波形图的形式来表示输入信号、输出信号和电路状态等的取值在各时刻的对应关系，通常又称为工作波形图。在时间图上，可以把电路状态转换的时刻形象地表示出来。,一、 分析方法与步骤,两种常用的方法 表格法：使用触发器功能表 代数法：使用触发器次态方程,6.2.2 同步时序逻辑电路分
9、析,1. 表格分析法的一般步骤,1写出输出函数和激励函数表达式,2借助触发器功能表列出电路次态真值表,3作出状态表和状态图（必要时画出时间图）,4归纳出电路的逻辑功能,2. 代数分析法的一般步骤,1写出输出函数和激励函数表达式,2把激励函数表达式代入触发器的次态方 程，导出电路的次态方程组,3作出状态表和状态图（必要时画出时间图）,4归纳出电路的逻辑功能,例1 分析下图所示的同步时序电路。,解 该电路有一个输入x和一个输出Z。输出Z与输入x及电路状态均有直接联系，因此属于Mealy型。,1写出输出函数和激励函数的表达式,二、 分析举例,2.列出电路次态真值表 根据激励函数表达式和D触发器的功能
10、表，可作出该电路的次态真值表如下表所示。,3.作出状态表和状态图 根据输出函数表达式和次态真值表，可作出该电路的状态表和状态图如下。,4. 说明电路的逻辑功能,CP: 1 2 3 4 5 6 7 8 9 x: 0 1 0 1 1 0 1 0 0 y2: 0 0 0 1 0 0 1 0 1 y1: 0 0 1 0 1 1 0 1 0 y2n+1: 0 0 1 0 0 1 0 1 0 y1 n+1: 0 1 0 1 1 0 1 0 0 Z: 0 0 0 1 0 0 1 0 0,设电路初始状态为“00”，输入x为脉冲信号，其输入序列为010110100。根据状态图可作出电路的状态响应序列和输出响应序
11、列如下:,由输入、输出序列可以看出，一旦输入x出现信号“101”，输出Z便产生一个相应的1，其他情况下输出Z为0。因此，该电路是一个“101”序列检测器。,例2 试用代数法分析下图所示同步时序逻辑电路的逻辑功能。,解 电路由一个J-K触发器和四个逻辑门构成，电路有两个输入端x1和x2，一个输出端Z。输出Z与输入和状态均有直接联系，属于Mealy 型电路。,1写出输出函数和激励函数表达式,2把激励函数表达式代入触发器的次态方程，得到电路的次态方程组,该电路的存储电路只有一个触发器，因此，电路只有一个次态方程。,3 作出状态表和状态图,根据次态方程和输出函数表达式，可以作出该电路的状态表和状态图如
12、下。,4 画出时间图，并说明电路的逻辑功能,时钟节拍： 1 2 3 4 5 6 7 8 输入x1： 0 0 1 1 0 1 1 0 输入x2： 0 1 0 1 1 1 0 0 状态 y： 0 0 0 0 1 1 1 1 输出Z ： 0 1 1 0 0 1 0 1,设电路初态为“0”，输入x1为00110110，输入x2为01011100，根据状态图可作出电路的输出和状态响应序列如下:,根据状态响应序列可作出时间图如下：,时钟节拍： 1 2 3 4 5 6 7 8 输入x1： 0 0 1 1 0 1 1 0 输入x2： 0 1 0 1 1 1 0 0 状态 y： 0 0 0 0 1 1 1 1
13、输出Z ： 0 1 1 0 0 1 0 1,电路实现了串行加法器的功能。x1为被加数，x2为加数，按照先低位后高位的顺序串行地输入。每位相加产生的进位由触发器保存下来参加下一位相加，输出Z从低位到高位串行输出“和”。 时间图给出了x1=01101100, x2=00111010相加得到“和” Z=10100110的过程。状态y=11110000是由低位到高位依次产生的进位信号。,为了使逻辑功能更清晰， 亦可按照左高右低的顺序将输入输出序列表示如下： 时钟节拍： 8 7 6 5 4 3 2 1 x1(被加数)： 0 1 1 0 1 1 0 0 x2 (加数)： 0 0 1 1 1 0 1 0 y
14、 (进位)： 1 1 1 1 0 0 0 0 Z (和数)： 1 0 1 0 0 1 1 0,上面举例介绍了采用两种方法分析同步时序逻辑电路的全过程。实际问题分析时，可视具体情况灵活运用，根据给定逻辑电路的复杂程度不同，通常可以省去某些步骤。例如，列次态真值表或画时间图等。,6.2.3 同步时序逻辑电路的设计,同步时序逻辑电路的设计是指根据特定的逻辑要求，设计出能实现其逻辑功能的时序逻辑电路。显然，设计是分析的逆过程，即：,同步时序逻辑电路设计追求的目标是，使用尽可能少的触发器和逻辑门实现预定的逻辑要求 ！,一、设计一般步骤,1形成原始状态图和原始状态表,2状态化简，求得最小化状态表,3状态编
15、码，得到二进制状态表,4选定的触发器类型，并求出激励函数 和输出函数最简表达式,5画出逻辑电路图,1、 建立原始状态图和原始状态表,原始状态图和原始状态表是对设计要求的最原始的抽象。建立正确的原始状态图和状态表是最关键的一步。 由于状态图比状态表更形象、灵活，一般先画状态图后作状态表；其次，由于在开始时往往不知道描述一个给定的逻辑问题需要多少状态，因此，一般用字母或数字表示状态。, 确定电路模型 设计成Mealy型？ Moore型？ 将电路设计成哪种模型? 有的问题已由设计要求规定，有的问题可由设计者选择。不同的模型对应的电路结构不同，设计者在选择时，应根据问题中的信号形式、电路所需器件的多少等综合考虑。,考虑如下4个方面问题, 设立初始状态 时序逻辑电路在输入信号开始作用之前的状态称为初始状态。 建立原始状态图时，应首先设立初始状态，然后从初始状态出发考虑在各种
