数字电路4

《数字电路4》由会员分享，可在线阅读，更多相关《数字电路4（65页珍藏版）》请在金锄头文库上搜索。

1、触发器,第四章 时序逻辑电路,时序电路概述,同步时序电路的分析,同步时序电路的设计,小结,相关知识回顾：,组合电路：,不含记忆元件,、无反馈,、输出与原来状态无关。,本章任务：,时序电路：,本章重点：,掌握触发器的逻辑功能，小规模同步时序电路的分析方法与设计方法。,含记忆元件,、有反馈,、输出与原来状态有关。,介绍基本记忆单元电路触发器，主要内容有电路结构、工作原理和逻辑功能。 介绍时序电路的基本概念、组成结构、逻辑功能，时序电路的分析方法与设计方法。,第四章 时序逻辑电路,第一节 触发器,触发器 能够存储一位二进制信息的基本单元电路。,触发器特点 1.具有两个稳定状态，分别表示逻辑0和逻辑1

2、。 2.在输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能保持状态不变。,触发器分类 按触发方式分：电平触发方式、主从触发方式及边沿触发方式。 按逻辑功能分：RS触发器、D触发器、JK触发器和T触发器等。,一、基本RS触发器,1,1,1,0,1,1,0,1,（一）与非门构成的基本RS触发器,2. 组成结构,两个稳定状态：,1. 逻辑符号,输出：Q，,一、基本RS触发器,4. 特征表,1,0,1,1,3. 工作原理,1,0,0,0,0,1,0,1,Q： 触发器原端或1端。,通常将Q端状态作为触发器的输出状态。,一、基本RS触发器,4. 特征表,5. 特征方程,Qn+1卡诺图,特

3、征方程,Qn ：原状态或现态 Qn+1：新状态或次态,特征表,一、基本RS触发器,约束条件：输入信号不能同时为零。,一、基本RS触发器,（二）或非门构成的基本RS触发器,2. 组成结构,1. 逻辑符号,输出：Q，,输入：RD，SD,3. 特征表、特征方程,1. 电路组成与工作原理,CP=0：状态保持,增加一个控制端，控制触发器的状态随输入变化。,S=0，R=0：Qn+1=Qn,S=1，R=0：Qn+1=1,S=0，R=1：Qn+1=0,S=1，R=1：Qn+1=1()，CP回到0后状态不定,输入端R、S通过与非门作用于基本RS触发器。,CP=1：,RS触发器输入端均为1,一、基本RS触发器,（

4、三）同步RS触发器,符号：,2. 特征表,约束条件：输入不能同时为1。,3. 特征方程,一、基本RS触发器,（三）同步RS触发器,假设：CP=1时，输入信号不改变。,4. 同步RS触发器波形图分析,一、基本RS触发器,二、主从触发器,1. 逻辑符号,（一）主从RS触发器,输入信号：R、S（高有效）,同步RS触发器在CP时，R、S变化引起输出多次改变。,时钟输入：CP,主从触发器有多种：主从RS触发器、主从JK触发器及主从T触发器等。,二、主从触发器,2. 组成及工作原理,组成：由两个同步RS触发器级联而成。,工作原理：,CP为高电平：主触发器输出A、B按照同步RS触发器的功能翻转，从触发器的状

5、态不变，Q状态保持。,CP变为低电平：信号A、B作为从触发器S、R信号输入，从触发器状态变化。从触发器的动作发生在CP的下降沿。 CP为低电平以后：主触发器维持原状态不变，从触发器的状态不再改变。,时钟CP直接作用于主触 发器，反相后作用于从触发器。,主从RS触发器的翻转只发生在CP的下降沿。,3. 特征表,4. 特征方程,二、主从触发器,结论：主从RS触发器的特征方程与同步RS触发器相同，只是控制方式不同，逻辑符号亦不同。,二、主从触发器,1. 组成,（二）主从计数触发器,2. 逻辑功能,R= Qn,特征方程表明：每一个CP的下降沿都会使触发器的输出状态发生一次变化。触发器以一位二进制数方式

6、记录CP时钟信号的个数，称其为计数触发器，也称为T触发器。,3. 逻辑符号,二、主从触发器,4. 应用,电路连接的特点：第一个触发器的CP1端作为计数脉冲CP输入端，Q1与第二个触发器的CP2端相连，依次有Qi与CPi+1相连，触发器的输出Q4Q3Q2Q1代表四位二进制数。,二、主从触发器,4. 应用,每一个CP下降沿，都会使Q的状态变化，Q4Q3Q2Q1代表四位二进制数，故称该电路为四位二进制计数器。 CP信号频率每经过一个触发器频率减半， Q4输出信号的频率是输入脉冲的十六分之一，这种频率之间的关系称为“分频”。Q1是CP信号的二分频，Q4是CP信号的十六分频。,二、主从触发器,1. 逻辑

7、符号,（三）主从JK触发器,输入信号：J、K,时钟输入：CP,2. 逻辑功能,由两个同步RS触发器构成,CP=0：从触发器接受主触发器状态并动作,CP=1: 主触发器接受激励信号并动作,二、主从触发器,时钟CP直接作用于主触发 器，反相后作用于从触发器。,2. 状态转换图和激励表,状态 0,状态 1,状态转换图,二、主从触发器,3. 主从JK触发器对激励信号的要求,CP=1期间, 若J、K变化，触发器的状态与特征表不一致。,二、主从触发器,为了使主从触发器的逻辑功能符合特征表， 要求J、K信号在时钟CP上升沿之前输入，且一直保持到下降沿到来之后。,（四）主从触发器,JK触发器的J、K端连接在一

8、起构成T触发器。,2. 逻辑符号,3. 特征表,二、主从触发器,1. 组成结构,4. 状态转换图,5. 特征方程,二、主从触发器,主从触发器：CP=1, 若J、K变化，触发器的状态与特征表不一致。,（一）维持阻塞D触发器,1. 逻辑符号,输入信号：D,时钟输入：CP(上升沿触发),边沿触发器：上升沿触发或下降沿触发，激励端的信号在触发信 号的前后几个延迟时间内保持不变，便可以稳定地 根据特征表工作。,三、边沿触发器,具有较强的抗干扰能力，可靠性高。,对激励信号要求严格，抗干扰能力差。,0,1,1,1,0,2. 逻辑功能,D1，Qn0，CP上升沿：Qn+11,D1，Qn1 D0，Qn0 D0，Q

9、n1 CP上升沿： Qn+1?,自己分析：,置1维持线,三、边沿触发器,置0阻塞线,0,1,1,1,0,1,0,1,0,1,忽略异步信号,输出维持不变,Qn+1=D,3. 状态转换图,4. 特征方程,三、边沿触发器,（二）边沿JK触发器,1. 逻辑符号,输入信号：J、K,时钟输入：CP（下降沿触发）,三、边沿触发器,2. 组成结构,集电极开路与非门1、2是输入引导门，其传输延迟时间比与或非门3、4长。,与或非门3、4构成基本触发器 。,三、边沿触发器,3. 工作原理,CP=0：触发器状态保持；,CP由1变为0：门3、4可以等效成一个基本RS触发器，输出状态由g、h电平决定。,CP=1：触发器状

10、态保持；,由于门1、2的延迟时间较长，g及h的状态保持的是CP下降沿之前的J、K信号。,结论：只要在CP下降沿前一个门的延迟时间J、K信号保持不变，触发器就能稳定翻转。在CP变为0后，即使J、K变化，由于门1、2延迟的作用，触发器的状态不受J、K变化的影响。,边沿JK触发器的特征表、状态转换图、特征方程均与主从JK触发器相同。,CP=0： h和g端为1，门3及4被封锁，触发器状态保持。,CP=1：状态可以表示为： 触发器的状态维持不变。,1. 移位寄存器,四、触发器的应用,应用：,四个D触发器的时钟接在一起，作为移位脉冲。,置0端连在一起作为清零端，加入一个负脉冲，各触发器的状态全为0。,置1

11、端接在一起，接高电平。,数码1,2. 计数器,四、触发器的应用,由D触发器构成的四位二进制计数器,3.触发器逻辑功能变换,四、触发器的应用,（1）JK触发器改为D触发器,JK触发器特征方程：,D触发器特征方程：,比较得：,（2）D触发器改为JK触发器,D触发器特征方程：,JK触发器特征方程：,比较得：,若用与非门实现，则：,1. 同步RS触发器,2. 主从JK触发器,3. 维持阻塞D触发器,逻辑功能与主从JK触发器相同， 只是触发方式不同。,Qn+1=D,4. 边沿JK触发器,触发器小结,本小节应重点掌握以下内容：触发器的基本概念；电平触发与边沿触发的概念；RS、JK、D触发器的符号及其逻辑功

12、能；触发器的基本应用、逻辑功能之间的转换等。,常用TTL集成触发器,第二节 时序电路概述, 时序电路的特点,1. 组合电路：,电路的输出,只与电路的输入有关，,与电路的前一时刻的状态无关。,2. 时序电路：,电路在某一时刻的输出,取决于该时刻电路的输入,还取决于前一时刻电路的状态,时序电路结构特点：,组合电路,+,触发器,电路的状态与时间顺序有关,由触发器保存,第二节 时序电路概述,时钟信号 未注明,输出方程：,Z（tn）= FX（tn），Y（tn）,状态方程：,Y（tn+1）= GW（tn），Y（tn）,驱动方程:,W（tn）= HX（tn），Y（tn）, 时序电路的结构,存储电路 输入信号

13、,存储电路输出信号,时序电路输出信号,时序电路输入信号,现态，或原状态,次态或新状态,式中：tn、tn+1表示相邻的两个离散时间, 时序电路的分类,1. 根据时序电路输出信号的特点分类,Z（tn）=,FY（tn）,穆尔型（Moore）电路,FX（tn），Y（tn）,米里型（Mealy）电路,2. 根据时序电路中时钟信号的连接方式分类,时序电路,同步：,异步：,存储电路里所有触发器由一个统一的时钟脉冲源控制,没有统一的时钟脉冲,第二节 时序电路概述,第三节 同步时序电路的分析,同步时序电路的分析就是根据给定的同步时序电路，通过列写方程，分析计算在时钟信号和输入信号的作用下，电路状态的转换规律以及

14、输出信号的变化规律，最后说明该电路完成的逻辑功能。,作时序图,列写各触发器的驱动方程 列写时序电路的输出方程,求触发器的状态方程,作状态转换表或状态转换图,描述时序电路的逻辑功能,画出时钟脉冲作用下的输入、输出波形图,描述输入与状态转换关系的表格或图形,根据特征方程,组合电路的输出,输入端的表达式，如T、J、K、D。,一、分析步骤,Q2n,Q1n,例：已知同步时序电路的逻辑图，试分析电路的逻辑功能。,解：,1. 列写驱动方程和输出方程,驱动方程：,J1n = K1n = 1,J2n = K2n = Q1n,输出方程:,Zn = Q1nQ2n,2. 求状态方程,JK触发器的特征方程为：,二、分析

15、举例,将J、 K分别代入，得到两个触发器的状态方程,3.作出电路的状态转换表及状态转换图,填状态转换表方法：,列出Q2n Q1n 所有组合,由状态方程 求Q2n+1 Q1n+1,二、分析举例,由输出方程 求Zn,Zn = Q1nQ2n,0 1,1 0,1 1,0 0,0,0,0,1,由状态表转换表绘出状态转换图,00,01,11,/Zn,/0,二、分析举例,Q2Q1,转换方向,电路状态,输入/输出,10,4. 作时序图 为了更好地描述电路的工作过程，常给出时序图或称波形图，画出时钟脉冲和输入信号的作用下，状态和输出信号变化的波形图。 利用状态表或状态图，首先画出时钟脉冲，再画出状态Q2Q1波形图，最后画输出波形。,二、分析举例,依据电路图可知下降沿触发,5.逻辑功能分析 通过状态转换图的分析，可以清楚地看出，每经过4个时钟脉冲的作用，Q2Q1的状态从00到11顺序递增，电路的状态循环一次，同时在输出端产生一个1信号输出。 该电路是一个模4计数器，时钟脉冲CP为计数脉冲输入，输出端Z是进位输出。也可将该计数器称为两位二进制计数器。, 电路属于摩尔型模4计数器。,输出仅取决于电路本身的状态。,