第6章存储器系统.

上传人:今*** 文档编号:107751998 上传时间:2019-10-20 格式:PPT 页数:58 大小:1.21MB
返回 下载 相关 举报
第6章存储器系统._第1页
第1页 / 共58页
第6章存储器系统._第2页
第2页 / 共58页
第6章存储器系统._第3页
第3页 / 共58页
第6章存储器系统._第4页
第4页 / 共58页
第6章存储器系统._第5页
第5页 / 共58页
点击查看更多>>
资源描述

《第6章存储器系统.》由会员分享,可在线阅读,更多相关《第6章存储器系统.(58页珍藏版)》请在金锄头文库上搜索。

1、第六章 存储器系统,教学目的和要求,通过本章的学习,使学生掌握存储器的基本概念,掌握存储器的结构、分类及常用的存储器芯片的扩展,并掌握存储器与CPU的连接方法。,重点与难点,本章重点 存储器的基本概念 存储器系统的层次结构 存储器的分类及主要评价指标 常用RAM存储器及其扩展技术 常用ROM存储器及其扩展技术 存储器与CPU的连接,本章难点 存储器扩展 存储器与CPU的连接,本章主要内容,6.3 存储器扩展技术,6.2 常用存储器,6.1 概述,存储器(Memory)是计算机系统中的记忆设备,用来存放程序和数据。计算机中的全部信息,包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保

2、存在存储器中。 本章主要介绍计算机存储器系统的结构、类型,给出一些常用基本存储元件的电路结构,重点介绍一些常用存储器芯片的扩展,以及怎样与CPU进行连接。,6.4 存储器与CPU的连接,6.1 概述,存储器系统 基本概念,性能指标,层次结构, 6.1.1存储系统的层次结构,计算机系统中,根据各种存储器的存储容量、存取速度和价格比的不同,将它们按照一定的体系结构组织起来,使所存放的程序和数据按照一定的层次分布在各种存储器中,构成多级存储体系。,三层存储体系结构,整体而言,存储系统主要有两个层次,即Cache-主存层次和主存-外存层次,Cache-主存层次主要解决CPU和主存之间的速度差异问题。在

3、CPU和主存之间设置存取速度最快、容量小的高速缓冲存储器(Cache),就能较好地解决存取速度问题,提高整机的运算速度。,Cache-主存层次,主存-外存层次,主存-辅存层次解决的是存储器的大容量要求和低成本之间的矛盾。现代操作系统的形成和发展使得程序员摆脱了主存、辅存之间的地址人工定位,通过软件、硬件结合,把主存和辅存统一成了一个整体,程序员可以利用比主存实际容量大得多的逻辑地址编写程序。随着这种系统的发展和完善,逐渐形成了现在广泛使用的虚拟存储系统。, 6.1.1存储系统的层次结构, 6.1.2半导体存储器的分类,按构成存储器的器件和存储介质可分为:,磁芯存储器 半导体存储器 光电存储器

4、磁膜 磁泡 其它磁表面存储器 光盘存储器等,半导体存储器的分类,一般情况下,一个存储器系统由存储体、地址译码电路、控制电路等组成, 6.1.3存储器的基本组成,典型RAM结构示意图,1)存储体, 6.1.3存储器的基本组成,存储体是存储器系统的主体,存储体由基本存储单元组成。,一个基本存储单元可以保存一位二进制信息 存储体的容量,一般用MN来表示 M通常指存储单元的个数,M的大小决定了地址线的条数L N表示每一个存储单元所能保存的二进制位数,通常决定了存储器数据线的位数。,地址译码器的作用就是用来接收 CPU 送来的地址信号并对它进行译码,选择与此地址码相对应的存储单元,以便对该单元进行读写操

5、作。,2)地址译码器,存储器地址译码有两种方式,通常称为单译码与双译码。 单译码方式又称字结构,适用于小容量存储器。 在双译码结构中,将地址译码器分成两部分,即行译码器 (又叫 X 译码器) 和列译码器 (又叫 Y 译码器) 。X译码器输出行地址选择信号,Y译码器输出列地址选择信号。行列选择线交叉处即为所选中的内存单元,这种方式的特点是译码输出线较少。,主要用于选中存储器芯片,执行读写操作。 片选信号用以实现芯片的选择。对于一个芯片来讲,只有当片选信号有效时,才能对其进行读/写操作。片选信号一般由地址译码器的输出及一些控制信号来形成,而读/写控制电路则用来控制对芯片的读/写操作。,3)控制电路

6、, 6.1.4存储器的主要技术指标,存储器的类型不同,其性能指标也不相同,在构成微机系统时需要全面考虑。通常衡量一个存储器的性能指标主要有存储容量、存取时间、可靠性、集成度和功耗等。,存储容量,存储器的容量指的是存储器所能容纳的最大字节数,存储器容量越大,存储的信息量也就越大,计算机运行的速度也就越快。,不同的存储器芯片,其容量不一样。通常用多少个存储单元,每个存储单元存储多少位来表示。例如,静态RAM6264的容量为8KB8bit。,常用的计量存储空间的单位有GB、KB、MB。,存取周期,存储器的存取周期是指从接收到地址,到实现一次完整的读出和写入数据的时间称为存取周期,是存储器进行连续读和

7、写操作所允许的最短时间间隔。,在一般情况下,存取周期越短,计算机运行的速度才能越快。,半导体双极型存储器的存取周期一般为几至几百纳秒,MOS型存储器的存取周期一般为十几至几百纳秒,例如常用的HM62256(32 K8)的存取周期为120ns200 ns。,集成度,存储器芯片的集成度越高,构成相同容量的存储器的芯片数就越少。,半导体存储器的集成度常以“位片”表示,也可以用“字节片”表示,MOS型存储器的集成度高于双极型存储器,动态存储器的集成度高于静态存储器。,可靠度,通常采用平均故障间隔时间(MTBF)来表示,目前所用的半导体存储器芯片的平均故障间隔时间(MTBF)大概是(51061108)小

8、时左右。,使用功耗低的存储器芯片构成存储器系统,不仅可以减少对电源容量的要求,而且还可以提高存贮系统的可靠性。,功耗,半导体存储器属于大规模集成电路,集成度高,体积小,但是散热不容易,因此在保证速度的前提下应尽量减小功耗。,一般而言,MOS型存储器的功耗小于相同容量的双极型存储器。, 6.1.4存储器的主要技术指标, 6.2常用存储器,1、静态随机存储器(SRAM), 6.2.1 RAM随机存储器,静态RAM的存储元由双稳电路构成,存储信息稳定。 由于静态RAM的基本存储电路中管子数目较多,故集成度较低。,右图是一个6管结构的静态存储器的存储单元电路。 工作原理,2、动态随机存储器(DRAM)

9、,动态RAM有4管动态RAM,3管动态RAM和单管动态RAM。,图6.5是单管DRAM的存储单元的线路。它由一个晶体管和一个电容组成。,为了节省面积,单管存储器电荷的电容不可能做得很大,一般比数据线上的分布电容Cd小,因此每次读出后,存储内容就被破坏,必须采取刷新技术恢复原来的信息。,DRAM需要不断的刷新,才能保存数据,SRAM则不需要刷新电路。 DRAM使用简单的单管单元作为存储单元,因此,每片存储容量大,约是SRAM的4倍。 DRAM的行列地址通常是复用的,所以其引脚数比SRAM要少很多,封装尺寸也比较小。 DRAM的价格比较便宜,大约只有SRAM 的1/4,由于使用动态元件,DRAM功

10、耗也只有SRAM的1/6。因此,DRAM得到了广泛的使用,它的存取速度和存储容量正在不断地改进提高。,SRAM与DRAM比较,3、常用SRAM芯片,SRAM的型号主要有:2114(1K4位)、6116(2K8位)、6264(8K8)、62256(32K8)等。,Intel 2114 SRAM,采用18引脚封装,其容量为1K4位,+5V电源。 主要引脚有:10根地址线(A9A0),4根数据线(I/O4I/O1),写允许信号和选片信号。,Intel 2114 SRAM,其内部结构如右图所示,主要包括存储矩阵、地址译码器、I/O 控制电路、片选及读/写控制电路等组成。,存储矩阵是数据存储主体,Int

11、el 2114内部共有 4096个存储电路,排成 6464 的短阵形式。,地址译码器的输入为10根线,采用两级译码方式,其中6根用于行译码, 4根用于列译码。I/O 控制电路分为输入数据控制电路和列I/O电路,用于对信息的输入输出进行缓冲和控制。,片选及读/写控制电路用于实现对芯片的选择及读写控制。,当器件要进行读操作时,首先输入要读出单元的地址码(A0A9),并使/WE1,如果/CS0,则所选存储单元内容(4位)就会通过三态输出缓冲器,送到数据输入输出引脚(I/O0I/O3)上。,当器件要进行写操作时,在I/O0I/O3端输入要写入的数据,在A0A9加载地址码,使控制信号/WE0,/CS0,

12、则会完成一次写入操作。,2114 读写操作,3、常用DRAM芯片,DRAM的型号主要有:2164(64K1位)、4116(16K1)、4464(64K4)等。,Intel 2164 SRAM,Intel 2164 DRAM 芯片采用16引脚封装,其容量为64K1位,+5V电源,芯片引脚图如图6.8所示。 Intel 2164 DRAM 芯片主要引脚有:8根地址线(A7A0)、数据输入线(Din)、数据输出线(Dout)、读写允许信号 、行地址选通信号( )和列选通信号( )。,2164A的容量为64K1,即65536个存储单元,每个单元只有1位数据,而通常8位二进制数表示一个字节,因此需要8片

13、2164A才能构成64KB的存储器。,若想在2164芯片内寻址64K单元,必须用16条地址线,但为了减少地址线引脚数目,地址线又分为行地址线和列地址线,分时复用,只需8条地址线(A0-A7),利用芯片内部的地址寄存器和多路转换开关,由行地址选通信号 ,把选送来的8位地址送到行地址寄存器,由随后出现的列地址选通信号 ,把后送来得8位地址送到列地址寄存器。,8条行地址线也用于刷新,刷新时一次选中一行,2ms内对全部128行刷新一次。,6.2.2 只读存储器ROM, 掩膜ROM,1、主要ROM类型,掩膜ROM由芯片制造商在制造时写入内容,以后只能读而不能写入。, PROM,PROM出厂时,在所有的字

14、线和位线的交叉点处都连接有熔丝,。用户使用专门的PROM编程器,根据需要断开某些单元的熔丝(写入)。熔丝一旦被烧断就不能恢复了,因此,PROM是用户一次性编程的PROM。, EPROM,EPROM基本存储单元由一个管子组成,但与其他电路相比管于内多增加了一个浮置栅。如编程序(写入)时,控制栅接 12V编程序电压Vpp,源极接地,漏极上加5V电压。 信息存储在周围都被氧化层绝缘的浮置栅上,即使掉电,信息仍保存。 当EPROM中的内容需要改写时,先将其全部内容擦除,然后再编程。擦除是靠紫外线使浮置栅上电荷泄漏而实现的。,EPROM的型号有:2716(2K8位)、2732(4K8位)、2764(8K

15、8位)、27128(16K8位)、27256(32K8位)、27512(64K8位)、27010(128K8位)、27080(1024K8位)等。,Intel 2716 EPROM芯片的容量为2K8位,采用双列直插是24引脚封装。其引脚如图6.9所示。Intel 2716 EPROM芯片的主要信号有:地址信号(A10A0)、片选信号、数据信号(O7O0)、待机/编程信号(PD/PGM)。,E2PROM的编程序原理与EPROM相同,但擦除原理完全不同,一般可以进行10万次的重复改写。 E2PROM的主要产品有高压编程的2816、2817,低压编程的2817A、2816A和2864A、28512以

16、及1M位以上的28010、28040等等。,(4)E2PROM,Intel 2816是2K8的E2PROM芯片,有24条引脚,单一+5V电源,其引脚和逻辑符号如图6.10所示。Intel 2816 E2PROM芯片的主要信号有:地址信号(A10A0)、写允许信号、片选信号、输出允许信号、数据输入输出信号(I/O7I/O0)。,快擦除读写存储器(FLASH Memory)是在 EPROM与 EEPROM基础上发展起来的,它与EPROM一样,用单管来存储一位信息,每次进行擦除时,要擦除整个区或整个器件,不提供字节级的擦除。 速度比EPROM快的多。 快擦除读写存储器兼有ROM和RAM两者的性能,又有DRAM一样的高密度。目前价格已低于DRAM,芯片容量已接近于DRAM,是唯一具有大存储量、非易失性、低价格、可在线改写

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号