dds信号发生器设计 洛阳理工 pld课设

上传人:ji****en 文档编号:107696341 上传时间:2019-10-20 格式:DOCX 页数:23 大小:589.15KB
返回 下载 相关 举报
dds信号发生器设计 洛阳理工 pld课设_第1页
第1页 / 共23页
dds信号发生器设计 洛阳理工 pld课设_第2页
第2页 / 共23页
dds信号发生器设计 洛阳理工 pld课设_第3页
第3页 / 共23页
dds信号发生器设计 洛阳理工 pld课设_第4页
第4页 / 共23页
dds信号发生器设计 洛阳理工 pld课设_第5页
第5页 / 共23页
点击查看更多>>
资源描述

《dds信号发生器设计 洛阳理工 pld课设》由会员分享,可在线阅读,更多相关《dds信号发生器设计 洛阳理工 pld课设(23页珍藏版)》请在金锄头文库上搜索。

1、洛 阳 理 工 学 院课 程 设 计 报 告 课程名称 PLD原理与应用 设计题目 DDS信号发生器设计 专 业 通信工程 班 级 B120509 学 号 B12050923 姓 名 徐 国 旗 完成日期 2015年12月31日 课 程 设 计 任 务 书设计题目: DDS信号发生器设计 设计内容与要求:设计内容:设计一个DDS信号发生器,实现输出任意频率的正弦信号。要求:1、设计一个32位加法器,用于相位累加。2、设计一个32位寄存器,用于保存相位累加值。3、设计ROM,保存正弦波数据。4、设计频率控制字位数,分析频率控制字位数和正弦信号频率关系。5、设计顶层电路,实现输出任意频率的正弦信号

2、。 指导教师: 邹红文 2015 年12月1日课 程 设 计 评 语 成绩: 指导教师:_ 年 月 日目 录第1章 绪 论11.1 引言11.2 频率合成技术概述21.3 直接数字频率合成技术的现状与应用3第2章 技术与开发工具52.1 Quartus II简介52.2 DDS信号发生器原理52.3 DDS信号发生器组成结构6第3章 数字频率合成的各模块设计73.1 32位加法器ADDER32设计73.2 32位寄存器DFF32设计83.3 正弦波ROM设计93.4 频率控制字设置11第4章 顶层电路设计134.1顶层电路图134.2频率计仿真波形图13心得体会15参考文献1621第1章绪 论

3、1.1 引言直接数字频率合成(Digital Direct Frequency Synthesis)是一种比较新颖的频率合成方法。这个理论早在20世纪70年代就被提出,它的基本原理就是利用采样定理,通过查表法产生波形。由于硬件技术的限制,DDS技术当时没能得到广泛应用。但是随着大规模集成电路的飞速发展,DDS技术的优越性已逐步显现出来。今天DDS技术凭借其优越的性能已成为现代频率合成技术中的佼佼者,广泛用于接收机本振、信号发生器、仪器、通信系统、雷达系统等,尤其适合跳频无线电通信系统。不少学者认为,DDS是产生信号和频率的一种理想方法,发展前景十分广阔。基于FPGA的DDS模型是在EDA技术逐

4、步完善的今天才得以建立起来的。EDA技术依靠功能强大的电子计算机,在EDA工具软件平台上,对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件,自动地完成逻辑编译、简化、分割、综合、优化和仿真,直至下载到可编程逻辑器件CPLD/FPGA或专用集成电路ASIC芯片中,实现即定的电子电路设计功能。EDA技术使得电子电路设计者的工作仅限于利用硬件描述语言和EDA软件平台来完成对系统硬件功能的实现,极大地提高了设计效率,缩短了设计周期,节省了设计成本。EDA技术是现代电子设计技术的核心。20世纪90年代以来,微电子工艺有了惊人的发展。为了满足千差万别的系统用户提出的设计要求,最好的办法是由用户自己设

5、计芯片。这个阶段发展起来的EDA工具,目的是在设计前期将原来设计师从事的许多高层次设计工作改由工具来完成。设计师通过一些简单标准化的设计过程,利用微电子厂家提供的设计库来完成数万门ASIC和集成系统的设计与验证。这样就对电子技术的工具提出了更高的要求,提供了广阔的发展空间,促进了EDA技术的形成。今天,EDA技术已经成为电子设计的重要工具,无论是设计芯片还是设计系统,如果没有EDA工具的支持,都将是难以完成的。EDA工具已经成为现代电路设计工程师的重要工具,正在发挥越来越重要的作用。1.2 频率合成技术概述所谓频率合成技术指的是由一个或者多个具有高稳定度和高精确度的频率参考源,通过在频率域中的

6、线性运算得到具有同样稳定度和精确度的大量的离散频率的技术。完成这一功能的装置被称为频率合成器。频率合成器应用范围非常广泛,特别是在通信系统、雷达系统中,频率合成器起了极其重要的作用。随着电子技术的不断发展。频率合成器的应用范围也越来越广泛,对其性能要求也越来越高。频率合成器的主要指标有以下这些:(1) 输出频率的范围指的是输出的最小频率和最大频率之间的变化范围。(2) 频率稳定度指的是输出频率在一定时间隔内和标准频率偏差的数值,它分长期、短期和瞬间稳定度三种。(3) 频率分辨率指的是输出频率的最小间隔。(4) 频率转换时间指的是输出由一种频率转换成另一种频率的时间。(5) 频谱纯度频谱纯度以杂

7、散分量和相位噪声来衡量,杂散分为谐波分量和非谐波分量两种,主要由频率合成过程中的非线性失真产生;相位噪声是衡量输出信号相位抖动大小的参数。(6) 调制性能指的是频率合成器是否具有调幅(AM),调频(FM)、调相(PM)等功能。频率合成器的实现方法大体可以分成三种:直接频率合成、间接频率合成、直接数字频率合成。下面对这三种方法进行一下简单的介绍。直接频率合成是一种比较早期的频率合成方法,这种频率合成方法使用一个和多个标准频率源先经过谐波发生器产生各次谐波,然后经过分频、倍频、混频滤波等处理产生所需要的各个频点。这种方法产生的波形,相噪小,频率转换时间短。但是直接频率合成设备比较复杂笨重,并且容易

8、产生杂散。间接频率合成又称之为锁相频率合成。采用了锁相环技术,对频率进行加、减、乘、除,产生所需的频率。由于锁相环相当于一个窄带跟踪滤波器,所以锁相频率合成的方法对杂散有很好的抑止作用。锁相式频率合成器还易于集成化。但是锁相式频率合成器的频率转换时间比较长,而且在单环的情况下很难做到很小的频率分辨率。直接数字频率合成(DDS-Digital Direct Frequency Synthesis)是一种比较新颖的频率合成方法。随着科学技术的日益发展这种频率合成方法也越来越体现出它的优越性来。DDS是一种全数字化的频率合成方法。DDS频率合成器主要由频率寄存器、相位累加器、波形ROM, D/A转换

9、器和低通滤波器组成。在系统时钟一定的情况下,输出频率决定于频率寄存器的中的频率字。而相位累加器的字长决定了分辨率。基于这样的结构DDS频率合成器具有以下优点:(1)频率分辨率高,输出频点多,可达个频点(假设DDS相位累加器的字长是N);(2)频率切换速度快,可达us量级;(3)频率切换时相位连续;(4)可以输出宽带正交信号;(5)输出相位噪声低,对参考频率源的相位噪声有改善作用;(6)可以产生任意波形;(7)全数字化实现,便于集成,体积小,重量轻。1.3 直接数字频率合成技术的现状与应用目前市场上已有的信号发生器有很多种,其电路形式有采用运放及分立元件构成;也有采用单片集成的函数发生器;以及以

10、单片机和FPGA为核心,辅以必要的模拟电路构成的DDFS数字信号发生器。在保证信号发生器的稳定性、频率范围、幅值范围等指标的同时,实现对输出信号的频率、相位和幅值的数字控制是现代信号发生器的发展方向。1971年,美国学者J.Tierney等人撰写的文章A Digital Frequency Synthesizer首次提出了以全数字技术,从相位概念出发直接合成所需波形的一种新的频率合成原理。限于当时的技术和器件水平,它的性能指标尚不能与已有的技术相比,故未受到重视。近10年间,随着微电子技术的迅速发展,直接数字频率合成器(Direct Digital Frequency Synthesis简称D

11、DS或DDFS)得到了飞速的发展,它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的骄骄者6。DDS在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平,为系统提供了优于模拟信号源的性能。其优点如下:(1)输出频率相对带宽较宽:输出频率带宽为50%fs(理论值)。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制,实际的输出频率带宽仍能达到40%fs。 (2)频率转换时间短:DDS是一个开环系统,无任何反馈环节,这种结构使得DDS的频率转换时间极短。事实上,在DDS的频率控制字改变之后,需经过一个

12、时钟周期之后按照新的相位增量累加,才能实现频率的转换。因此,频率转换的时间等于频率控制字的传输时间,也就是一个时钟周期的时间。时钟频率越高,转换时间越短。DDS的频率转换时间可达纳秒数量级,比使用其它的频率合成方法都要短数个数量级。(3)频率分辨率极高:若时钟fs的频率不变,DDS的频率分辨率就由相位累加器的位数N决定。只要增加相位累加器的位数N即可获得任意小的频率分辨率。目前,大多数DDS的分辨率在1HZ数量级,许多小于1MHZ,甚至更小。 (4)相位变化连续:改变DDS输出频率,实际上改变的每一个时钟周期的相位增量,相位函数的曲线是连续的,只是在改变频率的瞬间其频率发生了突变,因而保持了信

13、号相位的连续性。(5)其他优点:可产生宽带正交信号及其他多种调制信号、可编程和全数字化、功耗低、体积小、重量轻、可靠性高、控制灵活方便等方面,并具有极高的性价比。 当然DDS也有局限性,主要表现如下: (1)输出频带范围有限:由于受DDS内部DAC和波形存储器(ROM)的工作速度限制,使得DDS输出的最高频率有限。目前市场上采用CMOS、TTL、ECL工艺制作的DDS芯片,工作频率一般在几十MHZ至400MHZ左右。(2)输出杂散大:由于DDS采用全数字结构,不可避免地引入了杂散。其来源主要有三个:相位累加器相位舍位误差造成的杂散;幅度量化误差由存储器有限字长引起造成的杂散和DAC非理想特性造

14、成的杂散7。此外随着集成电路制造工艺的逐步提高,通过采用先进的工艺和低功耗的设计,数字集成电路的工作速度己经有了很大的提高。现在最新的DDS芯片工作频率己经可以达到1GHz。这样就可以产生频带比较宽的输出信号了。通过DDS可以比较容易的产生一些通信中常用的调制信号如:频移键控(FSK)、二进制相移键控(BPSK)和正交相移键控(QPSK)。 DDS可以产生两路相位严格正交的信号在正交调制和解调中的到广泛应用,是一中很好的本振源。在雷达中通过DDS和PLL相结合可以产生毫米波线性调频信号,DDS移相精度高、频率捷变快和发射波形可捷变等优点在雷达系统中也可以得到很好的发挥。第2章 技术与开发工具2.1 Quartus II简介Quartus I可以在XP、Linux以及Unix上使用,除了可以使用Tcl脚本完成设计流程外,提供了完善的用户图形界面设计方式。具有运行速度快,界面统一,功能集中,易学易用等特点。Quartus II支持Altera的IP核,包含了LPM/MegaFunction宏功能模块库,使用户可以充分利用成熟的模块,简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。此外,Quartu

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 电子/通信 > 综合/其它

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号