cy7c68013a_数据传输usb

《cy7c68013a_数据传输usb》由会员分享，可在线阅读，更多相关《cy7c68013a_数据传输usb（64页珍藏版）》请在金锄头文库上搜索。

1、 CY7C68013A, CY7C68014A CY7C68015A, CY7C68016A EZ-USB FX2LP USB 微控制器高速 USB 外设控制器 Cypress Semiconductor Corporation198 Champion CourtSan Jose,CA 95134-1709408-943-2600 Document #: 001-78668 Rev. * Revised ： April 25, 2012 EZ-USB FX2LP USB 微控制器高速 USB 外设控制器EZ-USB FX2LP USB 微控制器高速 USB 外设控制器 特性 特性 已验证的 U

2、SB 2.0 USB IF 高速模式 (TID # 40460272) 单一芯片集成式 USB 2.0 收发器、智能 SIE 和增强型 8051 微处理器 适用性、外观和功能与 FX2 兼容 可兼容引脚 可兼容对象代码 可兼容功能 （FX2LP 是超集） 超低功耗： ICC 在任何模式下均不超过 85 mA 适用于总线和电池供电应用 软件： 8051 代码从以下部件中运行： 内部 RAM，8051 代码通过 USB 下载 内部 RAM，从 EEPROM 加载 8051 代码 外部存储器器件 （128 引脚封装） 16 KB 的片上代码 / 数据 RAM 4 个可编程 BULK、INTERRUP

3、T 和 ISOCHRONOUS 端点 缓冲选项： 双重、三重和四立体 其他可编程 (BULK/INTERRUPT) 64 字节端点 8 位或 16 位外部数据接口 智能媒体标准 ECC 生成 GPIF （通用可编程接口） 直接连接到大多数并行接口 可编程波形描述符和配置 寄存器以用来定义波形 支持多种就绪 (RDY) 输入和控制 (CTL) 输出 集成式工业级标准的增强型 8051 48 MHz、24 MHz 或 12 MHz CPU 工作频率 每个指令周期有 4 个时钟 2 个 USART 3 个计数器 / 定时器 扩展的中断系统 2 个数据指针 3.3 V 工作电压，5 V 容限输入 矢量

4、式 USB 中断和 GPIF/FIFO 中断 CONTROL 传输设置和数据部分的单独数据缓冲区 集成式 I2C 控制器，运行频率达 100 或 400 kHz 4 个集成式 FIFO 集成式胶连逻辑和 FIFO 较低系统成本 16 位总线自动切换 主控或从器件操作 使用外部时钟或异步探针 易于连接到 ASIC 和 DSP IC 接口 可在商业级和工具级温度下使用 （除 VFBGA 以外的所有封装） 特性 （仅限 CY7C68013A/14A）特性 （仅限 CY7C68013A/14A） CY7C68014A： 适用于电池供电应用 暂停电流： 100 A （典型） CY7C68013A： 适用

5、于非电池供电应用 暂停电流： 300 A （典型） 适用于 5 个高达 40 GPIO 的无铅封装 128 引脚 TQFP (40 GPIO)、100 引脚 TQFP (40 GPIO)、56 引脚 QFN (24 GPIO)、 56 引脚 SSOP (24 GPIO) 和 56 引脚 VFBGA (24 GPIO) 特性 （仅限 CY7C68015A/16A）特性 （仅限 CY7C68015A/16A） CY7C68016A： 适用于电池供电应用 暂停电流： 100 A （典型） CY7C68015A： 适用于非电池供电应用 暂停电流： 300 A （典型） 适用于无铅 56 引脚 QFN

6、封装 (26 GPIO) 比 CY7C68013A/14A 多 2 个 GPIO CY7C68013A, CY7C68014A CY7C68015A, CY7C68016A Document #: 001-78668 Rev. * page 2 of 64 赛普拉斯 EZ-USB FX2LP (CY7C68013A/14A) 是 EZ-USB FX2 (CY7C68013) 低功耗版本， 它是高度集成、 低功耗 USB 2.0 的微 控制器。 通过在单个芯片上集成 USB 2.0 收发器、串行接口引 擎 (SIE)、增强型 8051 微控制器和可编程外设接口， 赛普拉斯已创建成本效益解决方案，

7、具有迅速投放市场这一优 势，低功耗可以实现总线供电应用。 技术精湛的 FX2LP 架构提供每秒 53 兆字节以上的数据传输速 率， 支持最大为 USB 2.0 的带宽， 而仍然使用低成本的 8051 型 微控制器，其封装大小为 56 VFBGA (5 mm x 5 mm)。 由于它采 用了 USB 2.0 收发器， 因此 FX2LP 更经济， 体积小于 USB 2.0 SIE 或外部操作的收发器。通过 EZ-USB FX2LP，赛普拉斯智能 SIE (CSS) 可以处理大多数 USB 1.1 和 2.0 硬件协议，解除应 用特定功能的嵌入式微控制器的限制， 缩短开发时间以确保 USB 的兼容性

8、。 通用可编程接口 (GPIF) 和主控 / 从器件端点 FIFO （8 位或 16 位数据总线）提供简易的无缝接口，可以与其他通用接口连接， 例如， ATA、UTOPIA、EPP、PCMCIA 和许多 DSP/ 处理器。 FX2LP 消耗的电流低于 FX2 (CY7C68013)，具有双倍片上代码 / 数据 RAM，在适用性、外观和功能上与 56、100 和 128 引脚 FX2 一致。 该系列定义了 5 个封装： 56 VFBGA、56 SSOP、56 QFN、100 TQFP 和 128 TQFP。 地址 (16) x20 PLL /0.5 /1.0 /2.0 8051 内核 12/24

9、/48 MHz， 4 个时钟 / 周期 I2C VCC 1.5k D+ D 地址 (16)/ 数据总线 (8) FX2LP GPIF CY 智能 USB 1.1/2.0 引擎 USB 2.0 XCVR 16 KB 随机访问内存 4 kB FIFO 集成 全速和 另外增加的 I/O (24) ADDR (9) CTL (6) RDY (6) 8/16 数据 (8) 24 MHz 外部 XTAL 增强型 USB 内核 简化 8051 代码 “ 软配置 ” 易改变固件 FIFO 和端点存储器 （主控或从器件操作） 高达 96 兆字节 / 秒 突发速率 一般 可编程 I/F 至 ASIC/DSP 或总

10、线 标准 （如 ATAPI、 EPP 等） 丰富的 I/O 包括两个 USART 高性能微控制器 使用标准工具 （带有较低功耗选项） 主控 全速 连接 ECC XCVR 高速 逻辑框图逻辑框图 CY7C68013A, CY7C68014A CY7C68015A, CY7C68016A Document #: 001-78668 Rev. * page 3 of 64 目录目录 应用 4 功能概述 4 应用 4 功能概述 4 USB 信号速度 .4 8051 微处理器 4 I2C 总线4 总线 .4 USB 引导方法 .5 ReNumeration .5 总线供电应用 .5 中断系统 .5 复位

11、和唤醒 .7 程序 / 数据 RAM .8 寄存器地址 10 端点 RAM 11 外部 FIFO 接口 12 GPIF 13 ECC 生成 7 . 13 USB 上载和下载 13 自动指针访问 13 I2C 控制器 14 与上一代 EZ-USB FX2 兼容 14 CY7C68013A/14A 与 CY7C68015A/16A 的区别 14 引脚分配 . 15引脚分配 . 15 CY7C68013A/15A 引脚描述 .22 寄存器摘要 . 30 绝对最大额定值 . 37 工作条件 . 37 热特性 . 37 直流特性 . 38 寄存器摘要 . 30 绝对最大额定值 . 37 工作条件 . 3

12、7 热特性 . 37 直流特性 . 38 USB 收发器 38 交流电气特性 . 39交流电气特性 . 39 USB 收发器 39 程序存储器读取 39 数据存储器读取 .40 数据存储器写入 .41 PORTC 探针特性时序 .42 GPIF 同步信号 43 从器件 FIFO 同步读取 .44 从器件 FIFO 异步读取 .45 从器件 FIFO 同步写入 .46 从器件 FIFO 异步写入 .47 从器件 FIFO 同步数据包结束探针 .47 从器件 FIFO 异步数据包结束探针 .48 从器件 FIFO 输出使能 .49 从器件 FIFO 标志 / 数据地址 .49 从器件 FIFO 同

13、步地址 .49 从器件 FIFO 异步地址 .50 序列图 .50 订购信息 . 55订购信息 . 55 订购代码定义 .55 封装图. 56 PCB 布局建议 封装图. 56 PCB 布局建议 61 四方扁平封装无引脚器件 (QFN) 封装 设计说明 . 62 缩略语 . 63 文档规范 . 63 61 四方扁平封装无引脚器件 (QFN) 封装 设计说明 . 62 缩略语 . 63 文档规范 . 63 测量单位 .63 文档修订记录页 . 64 销售、解决方案和法律信息 . 6 文档修订记录页 . 64 销售、解决方案和法律信息 . 64 全球销售和设计支持 .64 产品 .64 PSoC

14、解决方案 .64 CY7C68013A, CY7C68014A CY7C68015A, CY7C68016A Document #: 001-78668 Rev. * page 4 of 64 1. 应用1. 应用 便携式视频记录仪 MPEG/TV 转换 DSL 调制解调器 ATA 接口 存储器读卡器 传统的转换器件 摄相机 扫描仪 无线局域网 MP3 播放器 网络 赛普拉斯网站 “ 参考设计 ” 这一节提供典型 USB 2.0 应用的 其他工具。每种参考设计附带固件源和目标代码、原理图和文 档。 有关更多信息，请访问网站 。 2. 功能概述2. 功能概述 2.1 USB 信号速度2.1 US

15、B 信号速度 FX2LP 以两种速率 （共 3 种）运行，在 USB 规范 2.0 版本 （2000 年 4 月 27 日）中定义了这两种速率： 全速，信号位速率为 12 Mbps 高速，信号位速率为 480 Mbps FX2LP 不支持低速信号模式 1.5 Mbps。 2.2 8051 微处理器2.2 8051 微处理器 FX2LP 系列内嵌式 8051 微处理器包含 256 字节的寄存器 RAM、 扩展的中断系统、3 个定时器 / 计数器和 2 个 USART。 2.2.1 8051 时钟频率 FX2LP 具有片上振荡器电路，该电路使用 24 MHz (100 ppm) 外部晶振，其特征如

16、下： 并联谐振 基本模式 500 W 驱动电平 12 pF (5% 容差 ) 负载的电容 按照收发器 /PHY 的要求，片上 PLL 成倍数增加 24 MHz 振荡 器，最高达到 480 MHz，并且，内部计数器分频使用 8051 时 钟。 8051 时钟频率默认值为 12 MHz。 8051 时钟频率可能由 8051 通过 CPUCS 寄存器完成动态更改。 CLKOUT 引脚，三态，使用内部控制位反转，输入 50% 占空比 8051 时钟（选定的 8051 时钟频率） ： 48 MHz、24 MHz 或 12 MHz。 USART FX2LP 包含两个标准的 8051 USART， 通过特殊功能寄存器 (SFR) 位来寻址 USART 接口引脚可以用于单独的 I/O 引脚，但不是带 有端口引脚的复用式接口。 UART0 和 UART1 使用内部时钟以 230 KBaud 的频率运行，