第3章半导体存储器2011

上传人:今*** 文档编号:107578594 上传时间:2019-10-20 格式:PPT 页数:43 大小:1.34MB
返回 下载 相关 举报
第3章半导体存储器2011_第1页
第1页 / 共43页
第3章半导体存储器2011_第2页
第2页 / 共43页
第3章半导体存储器2011_第3页
第3页 / 共43页
第3章半导体存储器2011_第4页
第4页 / 共43页
第3章半导体存储器2011_第5页
第5页 / 共43页
点击查看更多>>
资源描述

《第3章半导体存储器2011》由会员分享,可在线阅读,更多相关《第3章半导体存储器2011(43页珍藏版)》请在金锄头文库上搜索。

1、第5章 半导体存储器,第1节 存储器概述 第2节 半导体存储器介绍 第3节 存储器与CPU的连接,第1节 存储器概述,存储器是计算机硬件系统中必不可少的三大部件之一; 计算机程序、原始数据及中间结果等都存放在存储器中; 存储器按照材料可以分为: 磁性存储器 光学存储器 半导体存储器,一、微机存储器的分级结构 价格依次降低 容量依次增加 访问时间依次增长 访问频度依次减小,二、半导体存储器的分类,随机存取存储器RAMRandom Access Memory 特点:可读可写,读写速度快,掉电数据丢失; 用途:用于数据存储器; 分类:按照带电状态下数据的保存时间,RAM又分为动态DRAM、静态SRA

2、M和集成iRAM。 只读存储器ROMRead Only Memory 特点:只可读,但数据能长期保存; 用途:常用于程序存储器; 分类:按程序固化方式分为ROM、PROM、EPROM。 闪速存储器FLASH 、EEPROM 特点:可读可写,掉电数据不丢失,读取速度快,但写入速度慢; 用途:主要用于保存记录数据,亦可做ROM使用。 有源存储器将SRAM芯片与自备电池封装在一起,具有SRAM和ROM的双重特点,用于快速记录大量数据。,第2节 半导体存储器简介,半导体存储器的基本结构与性能指标 随机存取存储器RAM 只读存储器ROM,一、半导体存储器的结构与性能,1. 半导体存储器的基本结构,2.

3、半导体存储器的主要技术指标 存储容量存储容量是指存储器可以存储的二进制信息量,用bit、byte、word等表示。但不管是8位机、16位机还是32位机,通常采用byte作为计量单位。如某计算机内存为256MB,是指256MByte。 最大存取时间存取时间定义为存储器从接收到寻找存储单元的地址码开始,到它取出或存入数据为止所需的时间,一般为几个ns到几百ns。反映了存储器的工作速度。 温度范围军品(-40 +85C);工业品(-25 +70 C );民品(0 +70 C ) 功耗,大多数的半导体存储器的字长为8位,常称作字节型存储器。任何一个半导体存储器的最基本存储单元都是一个位(bit),每8

4、个位组合为一个字节结构,作为一个字节型存储器的基本读写单元。,二、RAM,SRAM的位存储单元结构,图中给出了静态MOS 6 管基本存储电路。 T1、T3及T2、T4两个NMOS反相器交叉耦合组成双稳态触发器电路。其中T3、T4为负载管,T1、T2为反相管,T5、T6为选通管。T1和T2的状态决定了存储的 1 位二进制信息。 这对交叉耦合晶体管的工作状态是,当一个晶体管导通时,另一个就截止;反之亦然。假设T1导通,T2截止时的状态代表 1;相反的状态即T2导通,T1截止时的状态代表 0,即A点的电平高低分别代表 1 或 0。 当行线X和列线Y都为高电平时,开关管T5, T6, T7, T8均导

5、通,该单元被选中,于是便可以对它进行读或写操作。 读操作:当读控制信号为高电平而写控制信号为低电平时, 三态门1和2断开,三态门3导通,于是触发器的状态(A点的电平)便通过T6、T8 和三态门3读出至数据线上, 且触发器的状态不因读出操作而改变。 写操作:当写控制信号为高电平而读控制信号为低电平时, 三态门1和2导通,三态门3断开, 可进行写操作。若数据线为高电平,则三态门2输出的高电平通过T8, T6加至T1的栅极,具有反相的三态门1输出低电平通过T7, T5加至T2的栅极。不管T1, T2原来状态如何,迫使T1导通、T2截止,使触发器置成1状态。若数据线为低电平时, 则与上述情况相反,迫使

6、T1截止、T2导通,使触发器置成0状态。,SRAM的组织结构存储单元扩展:16单元,位扩展:8位存储器,3. SRAM的引脚信号 数据总线信号,字节型存储器为D0D7; 地址总线信号,通常为A0An,地址线的根数反映了存储容量大小; 读写控制信号: 片选信号CS (Chip Select)或芯片允许信号CE (Chip Enable),当存储器模块由多个RAM芯片组成时,CS (或CE)用来选择应访问的存储器芯片; 输出允许信号 OE(Output Enable); 写允许信号WE (Write Enable) 或读/写控制信号R/W (Read/Write) 。 存储器芯片通过三态缓冲器输出

7、, 从而自动满足总线接口“输出要三态”的要求,避免了数据总线的多片争用。,上:EEPROM2864 左:有源SRAM存储器DS1230,4. SRAM的读写时序 以6264为例,SRAM6264引脚及真值表,6264写数据时的信号时序,6264读数据时的信号时序,5. DRAM介绍,DRAM与SRAM的区别在于基本存储电路不同。DRAM利用MOS管栅源间的极间电容来存储信息。当电容充有电荷时,称存储的信息为1,电容上没有电荷时,称存储的信息为0。 由于电容上存储的电荷不能长时间保存,总会泄漏,因此必须定时给电容补充电荷,这个过程称为“刷新”或“再生”。 DRAM具有基本存储电路简单、集成度高、

8、体积小等优点,广泛应用于通用微机系统中。但是,DRAM需要定时刷新,外围电路复杂,在单片机系统中及少使用。 iRAM是一种本身集成了刷新电路的DRAM。,三、ROM,EPROM的基本存储电路由一个浮置栅MOS管T2 和一个普通MOS 管T1串联组成,如图所示。T2为基本存储器件。 浮置栅无电荷时,T2截止,信息为1;浮置栅充有电荷时,T2导通,信息为0。,1. EPROM的存储原理,编程时,根据需要给选中的基本电路的D和S之间加上一个12V25伏的高压编程脉冲,D和S之间就会瞬时击穿并有电子通过绝缘层注入浮置栅。 当高压去掉后,注入浮置栅的电子因有绝缘层的包围而无处泄漏,使得浮置栅MOS管始终

9、导通,该位编程为0。,EPROM芯片的上方有一个石英玻璃窗口,当用紫外线通过这个窗口照射时,基本存储电路的浮置栅上的电荷会形成光电流而泄漏掉,使电路恢复初始状态,从而把写入的信息擦去。这样就可以对其再次编程。,2. EPROM的引脚信号与连接 数据总线信号,字节型存储器为D0D7; 地址总线信号,通常为A0An,地址线的根数反映了存储容量大小; 读写控制信号: 片选信号CS (Chip Select)或芯片允许信号CE (Chip Enable),当存储器模块由多个RAM芯片组成时,CS (或CE)用来选择应访问的存储器芯片; 输出允许信号OE (Output Enable),接CPU的RD;

10、 编程允许信号PGM ,工作时接VCC ; 编程电压VPP,编程时接高压脉冲,工作时接VCC。,3. EPROM使用 EPROM存储器的使用分为三步: 擦除用紫外线照射15分钟左右即可,擦除干净后,每个位单元的内容为1,或每个字节单元的内容为FFH。 固化(或编程)用专用的编程工具将程序的机器代码写入到EPROM芯片中去,写入时间通常为几秒钟到几十秒钟。 工作将EPROM芯片插入目标系统板,通电运行,此时,EPROM中内容只能被CPU读出。,四、存储器与CPU的连接,1. 存储器与CPU的连接,全译码 | 存储器的地址范围?,部分译码 | 存储器的地址范围?,连接方法总结 分析题意,了解扩充地

11、址范围; 选择存储器芯片类型和型号; 选定地址译码方法和电路; 设计连接线路: 数据总线对应连接 地址总线对应连接 控制总线特别注意,尤其是片选信号。,地址译码器电路设计用芯片的选择 利用现成的译码器芯片,如常规逻辑芯片74LS00、74LS02、74LS30、74 LS138等; 利用数字比较器芯片,如74LS688等; 利用ROM做译码器; 利用PLD或CPLD。,设计实践 8088CPU扩展一个32KB的内存,采用SRAM62256芯片,存储地址分配为B0000H B7FFFH,试设计电路原理图。,2. 存储器的扩展,数据位扩展:在数据位数上的扩展,用字长较短的存储器芯片组成与CPU等字

12、长的存储器模块。如用8个64Kx1位存储器芯片组成1组64Kx8位字节存储器;用2个64Kx8位存储器组成1组64Kx16位字型存储器。 存储容量扩展:用多组小容量存储器模块组成所需容量的存储器部件。如用4个8Kx8位存储器组成1个32Kx8位存储器;用4个32Kx16位存储器组成1个128Kx16位存储器等。 地址分配与译码电路设计,例1:8088系统存储器扩展,8088系统中,用27256和62256各扩展32KROM和32KRAM,要求ROM的起始地址为C0000H,RAM起始地址为C8000H。试设计计算机的存储器连接图。 已知8088系统总线信号为: 地址总线:A0A19 数据总线:

13、D0D7 控制总线:MEMR 和 MEMW,8088系统为8位数据总线,62256和27256都是8位字节型芯片,因而不需要位扩展。 62256和27256均为32K存储器,因此,各采用一片芯片。 题目规定,27256的地址为C0000HC7FFFH,其20位地址为: 题目规定,62256的地址为C8000HCFFFFH,其20位地址为:,题意分析,设计思路 数据线D0D7对应相连; 地址线A0A14对应相连;地址线A15 A19通过全译码电路产生27256和62256的片选信号; 控制信号线: EPROM的OE引脚连在控制总线的MEMR SRAM的OE引脚连在控制总线的MEMR SRAM的WE引脚连在控制总线的MEMW,全译码电路设计1:采用74LS138,全译码电路设计2:采用PLD器件,例2:分析下图,6116芯片的存储容量是多少?总容量是多少? 各个6116芯片的存储地址是什么?,作业 P65:1,2,7,8,9,10,11,

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号