《基于-数字电子的数字时钟设计,有闹钟功能》由会员分享，可在线阅读，更多相关《基于-数字电子的数字时钟设计,有闹钟功能（27页珍藏版）》请在金锄头文库上搜索。
1、课 程 设 计 报 告学生姓名: 孙铭阳学 号：201302010322学 院:电气工程学院班 级:电自1321题 目:数字时钟设计指导教师： 职称: 2015年 7月 22日目录第一章 设计内容及要求11.1设计目的11.2设计内容和要求1 1.3创新部分1第二章 系统总体设计方案12.1 数字时钟的组成12.2原理分析12.3基本逻辑功能框图2第三章 器件选择23.1 555集成定时器23.2 74LS16043.3 LED显示屏63.4 4位十进制同步可逆计数器74LS9063.5 4位数值比较器74LS858第四章 数字时钟的电路设计104.1 时钟振荡电路104.1.1 555多谐振
2、荡器产生1KHz104.1.2 时钟信号发生电路104.1.3 时钟振荡电路的Multisim仿真114.2 分频器电路124.3秒脉冲发生器电路144.4 分脉冲发生器电路144.5 时脉冲发生器电路154.6 校时电路164.7 整点报时电路174.8闹钟功能电路184.9 数字时钟总仿真电路图20第五章 心得体会215.1 关于数字时钟的心得体会215.2 关于收音机的焊接与调试心得体会22第六章 参考文献23第一章 设计内容及要求 1.1设计目的使学生对电子的一些相关知识有感性认识，加深电类有关课程的理论知识；掌握电子元件的焊接、电气元件的安装、连线等基本技能，培养学生阅读电气原理图和
3、电子线路图的能力。并在生产实践中，激发学生动手、动脑、勇于创新的积极性，培养学生严谨、认真、踏实、勤奋的学习精神和工作作风，为后续专业课程的学习打下坚实的基础。1.2设计内容和要求(1)稳定的显示时、分、秒。（要求24小时为一个计时周期）(2)当电路发生走时误差时，要求电路有校时功能。(3）电路有整点报时功能。报时声响为四低一高，最后一响高音正好为整点。1.3创新部分（1）闹钟功能第二章 系统总体设计方案2.1 数字时钟的组成数字电子钟的电路由秒脉冲发生器、分秒计数器、74LS90（二五十进制加法计数器）、74LS85（比较器）、时间译码及控制门，555定时器，七段数码管等构成。2.2原理分析
4、它由多谐振荡器、分频器、计数器、译码器、显示器、报时电路、校时电路和闹钟电路组成。多谐振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器显示时间。分频器能将多谐振荡器产生的1kHZ的脉冲分为500HZ和1HZ。2.3基本逻辑功能框图图1 数字时钟基本逻辑功能框图第三章 器件选择3.1 555集成定时器555集成定时器由五个部分组成：1、基本RS触发器：由两个“与非”门组成2、比较器：C1、C2是两个电压比较器3、分压器：阻值均为5千欧的电阻串联起来构成分压器，为比较器C1和C2提供参考电压。4、晶体管开卷和输出缓冲器：晶体管VT构成开关，其状态
5、受端控制。输出缓冲器就是接在输出端的反相器G3，其作用是提高定时器的带负载能力和隔离负载对定时器的影响。555芯片内部结构图如下：图2 555芯片内部结构图其逻辑功能表如下：表1 555定时器功能表阈值输入（UI1）触发输入（UI2)复位（RD)输出（U0)放电管VT00导通2/3VCC2/3VCC1/3VCC10导通1/3VCC1不变不变 其引脚图如下：图3 555定时器引脚图逻辑符号如下：图4 555逻辑符号图3.2 74LS16074LS160为十进制同步加法计数器逻辑功能描述如下：由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，Rd
6、为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。当Rd=0时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响。当Rd=1、LD=0时，电路工作在预置数状态。这时门G16-G19的输出始终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当RC=LD=1而EP=0、ET=1时，由于这时门G16-G19的输出均为0，亦即FF0-FF3均处在J=K=0的状态，所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为何状态，计数器的状态也保持不变，但这时进位输出C等于0。当RC=LD=EP=ET=1时，电路工作在计数状态
7、。从电路的0000状态开始连续输入10个计数脉冲时，电路将从1001的状态返回0000的状态，C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。逻辑功能表如下：表2 74LS160逻辑功能表CPEP ET工作状态0 置零10 预置数110 1保持11 0保持（但C=0）111 1计数其引脚图如下：图5 74LS160引脚图逻辑功能示意图如下：图6 74LS160逻辑功能示意图3.3 LED显示屏LED是发光二极管Light Emitting Diode的英文缩写。LED显示屏是由发光二极管排列组成的一显示器件。它采用低电压扫描驱动，具有：耗电少、使用寿命长、成本低、亮度高
8、、故障少、视角大、可视距离远、规格品种全等特点。目前LED显示屏作为新一代的信息传播媒体，已经成为城市信息现代化建设的标志。管脚分别接输出段的、图形显示如下图所示：图7 LED图形显示图3.4 4位十进制同步可逆计数器74LS9074LS90是异步二五十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下：(1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。(2)计数脉冲从CP2输入，QDQCQB
9、作为输出端，为异步五进制加法计数器。(3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。(4)若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。(5)清零、置9功能。异步清零当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，实现异步清零功能，即QDQCQBQA0000。置9功能当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，实现置9功能，即QDQCQBQA1001。其功能表如下：表3 74LS90功能表其引脚图如下
10、： 图8 74LS90引脚图其逻辑功能示意图：图9 74LS90逻辑功能示意图3.5 4位数值比较器74LS85集成74LS85是4位数值比较器可以用来比较两个4位二进制数A（A3A2A1A0)和B(B3B2B1B0)之间的大小。其比较原理如下：两个4位二进制的比较是从A的最高位A3和B的最高位B3开始，自高到低的逐位比较。只有在高位相等时才需要比较低位。若高位不相等，则两个数的比较结果直接由高位比较结果决定。其功能表如下：表4 74LS85逻辑功能表其引脚图为： 图10 74LS85引脚图其逻辑功能示意图为：图11 74LS85逻辑功能示意图第四章 数字时钟的电路设计4.1 时钟振荡电路4.
11、1.1 555多谐振荡器产生1KHz多谐振荡器是一种能够产生矩形波动的自激振荡器，也称矩形波发生器。“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。多谐振荡器没有稳态，只有两个暂稳态。在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。因此，在此我们使用555定时器构成的多谐振荡器来产生1KHz的矩形脉冲信号。4.1.2 时钟信号发生电路图12 555构成的多谐振荡器 图13 多谐振荡器工作波形图用555定时器构成的多谐振荡器电路如图12所示：图中电容C、电阻R1和R2作为振荡器的定时元件，决定着输出矩形波的正、负脉
12、冲的宽度。定时器的触发器输入端和阀值输入端与电容相连；集电极开路输出端接R1、R2相连处，用以控制电容C的充、放电。电路接通电源的瞬间，由于电容C来不及充电Vc=0v，所以555定时器状态为1，输出Vo为高电平。同时，集电极输出端对地断开，电源Vcc对电容C充电，电路进入暂稳态，此后，电路周而复始地产生周期性的输出脉冲。多谐振荡器两个暂稳态的维持时间取决于RC充放电回路的参数。暂稳态的维持时间，即输出Vo的正向脉冲宽度T10.7（R1+R2）C；暂稳态的维持时间，即输出Vo的负向脉冲宽度T20.7R2C。因此，振荡周期T=T1+T2=0.7(R1+R2)C,振荡频率f=1/T。正向脉冲宽度T1
13、与振荡周期T之比称矩形波的占空比D，由上述条件可得D=（R1+R2）/（R1+2R2），若使R2R1，则D1/2，即输出信号为正负向脉冲宽度相等的矩形波（方波）4.1.3 时钟振荡电路的Multisim仿真图14 时钟振荡仿真电路图15 555多谐振荡产生1kHz仿真波形图4.2 分频器电路分频器的功能主要有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1KHz的高音频信号和500KHz的低音频信号等。因此，可以选用3片我们较熟悉的中规模集成电路计数器74LS90可以完成上述功能。因每片为1/10分频，3片级联则可获得所需要的频率信号，即第1片QA端输出频率为
14、500Hz,第2片QD输出为10Hz，第3片的QD端输出1Hz。其分频器电路为：图16 分频器电路图500HZ波形为：图17 500HZ波形图1HZ波形为：图18 1HZ波形图4.3秒脉冲发生器电路秒脉冲发生器为六十进制秒计数器。它由两块中规模集成十进制计数器74LS160，一块组成十进制，另一块组成六进制。组合起来就构成六十进制计数器，如图 所示六十进制计数器。六进制采用的是反馈清零法范围为05，当第六个脉冲到来的瞬间清零，构成六进制计数器。秒脉冲发生器电路如下： 图19 秒脉冲发生器电路4.4 分脉冲发生器电路分脉冲发生器的设计为一60进制的计数器，由2片74LS160和1片74LS00组成，分计时电路的计数周期为60秒。触发
