《电子认证考试数字电子课件》由会员分享，可在线阅读，更多相关《电子认证考试数字电子课件（80页珍藏版）》请在金锄头文库上搜索。
1、电子、版级设计工程师认证考试 综合知识概要,数字电路知识,1. 二进制、十进制、十六进制间的相互转换 2. 简单的逻辑化简 3. 基本门电路与、或、非、异或、三态、TTL等的电路符号、输入输出信号的波形及逻辑关系,4. 触发器RS、JK、D 5. 计数器、存储器、译码器 6. 数码管共阴共阳接法的段代码,1.与非、或非门的封门端电平（输出端状态仅由此端决定，与其它输入端状态无关）为（D ） A、均为低电平0 B、均为高电平1 C、与非门为1，或非门为0 D、与非门为0，或非门为1,考试内容参考题举例,2.下列数制的数据中，其最小值的数为（C ） A、（101001）2 B：(52)10 C：（
2、101001）BCD D、（231）16,3.已知与门电路如下图，下列哪种答案是正确的？ （D ） A、 R值较小时,不管是TTL与门还是COMS与门发光管均亮 B、 R值较小时，用TTL与门时发光管亮用COMS与门时发光管不亮 C、 R值较大时，不管是TTL与门还是CMOS与门，发光管均不亮 D、 R值较大时用TTL与门,发光管亮,用COMS与门,发光管不亮,考试内容参考题举例,4.已知电路如图11，输出L与输入A、B 的逻辑关系为（ B ） A、L=AB B、 C、L=A+B D、,考试内容参考题举例,1.在实际应用中，多输入端或非门中没有用到的输入端口最好接高电平，以免干扰信号窜入电路。
3、（ ） 2. 十进制数256，转换成十六进制数后为100H。 ( ) 3. 共阴极七段数码管显示数字0的十六进制代码为7FH。( ) 4. 译码器、计数器均属时序逻辑电路。（ ）,数字电路的特点,2、数字电路中的晶体管工作在饱和或截止状态。,1、数字电路是根据信号的有无、个数、宽度和频率进行工作的，准确度高，抗干扰能力强。,3、研究电路输入与输出之间的逻辑关系，采用逻辑代数的分析方法。,注意：二进制、十进制、十六进制间的相互转换,逻辑门电路是数字电路中最基本的逻辑元件。 数字电路中的门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。,基本逻辑关系为“与”、“或”、“非”三种。,门电路
4、的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。,日常生活中对立的两个基本状态可用二值逻辑1和0来表示。,逻辑表达式：F = A B,1. “与”逻辑和与门电路,“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。,0,1,0,B,F,A,状态表,基本逻辑门电路及其表示方法,2. “或”逻辑和或门电路,“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。,逻辑表达式： F = A + B,真值表,1,1,1,0,3. “非”逻辑和非门电路,“非”逻辑关系是否定或相反的意思。,F,220V,A,+,-,R,三极管非门电路,+UCC,A,RB,RC,
5、F,T,“0”,“1”,“0”,“1”,1 .“与非” 门电路,复合逻辑门电路,2 .“或非” 门电路,3 . 与或非门电路,A,B,C,D,&,&,1,&,&,A,B,C,D,F,F, 0 高阻,表示任意态,EN,三态门,可实现用一条总线分时传送几个不同的数据或控制信号。,EN,EN,EN,逻辑代数基础,逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。,1. 逻辑代数的基本运算,逻辑代数的运算,（1）逻辑或运
6、算 F=A+B,（2）逻辑与运算 F=AB,（3）逻辑非运算,逻辑代数的运算,2. 逻辑代数的基本定律,交换律,结合律,分配律,普通代数 不适用！,证:,A+1=1,证明：,A+AB = A,（5）,证明：,摩根定律（反演律）,另外：还可用与非门构成基本的门电路，如与门、或门、非门、或非门等,组合逻辑电路的分析与设计,组合逻辑电路框图,一、组合逻辑电路的分析,(1) 由逻辑图写出输出端的逻辑表达式,(2) 运用逻辑代数化简或变换,(3) 列逻辑真值表,(4) 分析逻辑功能,已知逻辑电路,确定,逻辑功能,分析步骤：,例 1：分析下图的逻辑功能,(1) 写出逻辑表达式,(2) 应用逻辑代数化简,反
7、演律,反演律,(3) 列逻辑状态表,逻辑式,二、组合逻辑电路的设计,设计步骤如下：,例1：设计一个三变量奇偶检验器。 要求: 当输入变量A、B、C中有奇数个同时为“1”时，输出为“1”，否则为 “0”。用“与非”门实现。,(1) 列逻辑真值表,(2) 写出逻辑表达式,取 F=“1”( 或F=“0” ) 列逻辑式,(3) 用“与非”门构成逻辑电路,在一种组合中，各输入变量之间是“与”关系,各组合之间是“或”关系,由卡图诺可知，该函数不可化简。,(4) 逻辑图,F,C,B,A,常用组合逻辑电路,一、编码器,把二进制代码按一定规律编排，使每组代码具有一个特定的含义，称为编码。 具有编码功能的逻辑电路
8、称为编码器。,1.二进制编码器,将输入信号编成二进制代码的电路。,2n个,n位,n 位二进制代码有 2n 种组合，可以表示 2n 个信息。,要表示N个信息所需的二进制代码应满足 2n N,将十进制数 09 编成二进制代码的电路,2、 二 十进制编码器,表示十进制数,列编码表： 四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示09十个数码，最常用的是8421码。,当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。,即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。,3.优先编码器,CT74LS4
9、147 编码器功能表,二、译码器,译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。,1.二进制译码器,状 态 表,例：三位二进制译码器（输出高电平有效）,写出逻辑表达式,逻辑图,2.二-十进制显示译码器,在数字电路中，常常需要把运算结果用十进制 数显示出来，这就要用显示译码器。,1 1 0 1 1 0 1,低电平时发光,高电平时发光,(2) 七段显示译码器,七段显示译码器状态表,1. 已知电路如图：由A、B两输入信号分别控制四个发光管发光，请回答： 列出四个发光管的发光与A、B之真值表； 列出四个输出L1、L2、L3、L4与输入A、B之逻辑关系式； 画出方框中2-4译码器的逻辑电路
10、图。,考试内容参考题举例,2. 一个功能性逻辑电路的设计，通常需经过几个步骤？ 参考答案 通常经过如下几个步骤: 功能分析 列真值表 写逻辑表达式 作逻辑化简或变换 画逻辑电路,考试内容参考题举例,考试内容参考题举例,3.已知电路如图所示，输入为PWM脉冲，请回答： 晶体三极管起什么作用？ 右侧的RC电路组成什么电路？起什么作用？ V0是什么样的信号，其值为多少？,考试内容参考题举例,参考答案： 晶体管组成脉冲放大电路，能将输入峰峰值为5V 的PWM 脉冲放大到30V 左右的PWM 脉冲； 右侧的RC电路组成2 阶低通滤波电路，滤除PWM 脉冲中的高频分量，恢复出随脉冲宽度变化的低频信号或直流
11、信号，其值接近30V（略小于30V）。 输出Vo 是直流或随PWM 脉宽变化的低频信号,双稳态触发器,特点： 1、有两个稳定状态“0”态和“1”态； 2、能根据输入信号将触发器置成“0”或“1”态； 3、输入信号消失后，被置成的“0”或“1”态能 保存下来，即具有记忆功能。,是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。,基本 RS 触发器特性表,逻辑符号,同步RS特性表,C高电平时触发器状态由R、S确定,(保持功能),(置“0”功能),(置“1”功能),(计数功能),C下降沿触发翻转,上升沿触 发翻转,寄存器,寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电
12、路组成。一个触发器只能存放一位二进制数，存放 n 位二进制数时，要 n个触发器。,移位寄存器,不仅能寄存数码，还有移位的功能。,所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。,寄存器分类,并行输入/并行输出,串行输入/并行输出,并行输入/串行输出,串行输入/串行输出,计数器,计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。,一、二进制计数器,按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数功能的触发器。,1. 异步二进制计数器,异步计数器：计数脉冲C不是
13、同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。,二 进 制 数 Q2 Q1 Q0,0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0,脉冲数 (C),二进制加法计数器状态表,从状态表可看出： 最低位触发器来 一个脉冲就翻转 一次，每个触发 器由 1变为 0 时， 要产生进位信号, 这个进位信号应 使相邻的高位触 发器翻转。,当J、K=1时，具有计数功能，每来一
14、个脉冲触发器就翻转一次.,三位异步二进制加法计数器,在电路图中J、悬空表示J、K=1,下降沿 触发翻转,当相邻低位触发器由1变 0 时翻转,异步二进制加法器工作波形,每个触发器翻转的时间有先后，与计数脉冲不同步,2. 同步二进制计数器,异步二进制加法计数器线路联接简单。 各触发器是逐级翻转，因而工作速度较慢。,同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。,同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。,十进制同步加法计数器,555定时器,555定时器的结构和工作原理,低电平 触发端,高电平 触发端,电压 控制端,复位端 低电平有效,放电端,4.516V,0,0,1,2UCC/3,UCC/3,0,0,1,1,2UCC/3,UCC/3,1,0,0,1,1,1,2UCC/3,UCC/3,1,1,0,0,555定时器的应用,1、由555定时器构成单稳态触发器,单稳态触发器的应用,延迟与定时,整形,2、由555定时器构成无稳态触发器,接通UCC后，UCC经R1和R2对C充电。当uc上升到2UCC/3时，uo=0，V导通，C通过R2和T放电，uc下降。当uc下降到UCC/3时，uo又由0变为1，V截止，UCC又经R1和R2对C充电。如此重复上述过程，在输出端uo产生了连续的矩形脉冲。,3、由555定时器构成施密特触发器,施密特触发器的应用,
