计算机组成原理中央处理机

《计算机组成原理中央处理机》由会员分享，可在线阅读，更多相关《计算机组成原理中央处理机（98页珍藏版）》请在金锄头文库上搜索。

1、计算机组成原理 武汉科技大学 计算机科学与技术学院,第五章 中央处理机,本章内容 5.1 CPU的功能和组成 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器 5.5 硬连线控制器 5.6 流水CPU 5.7 RISC CPU,中央处理器(CPU)控制计算机自动取指令并执行 传统CPU的构成运算器、控制器 现代CPU的构成运算器、控制器和Cache,5.1 CPU的功能和组成,5.1.1 CPU的功能,指令控制、操作控制、时间控制、数据加工 1. 指令控制控制程序中指令的执行顺序(首要任务) 2. 操作控制形成执行指令所需的控制信号并送往相应部件 3. 时间控制对操作控制信

2、号加以时间上的约束 4. 数据加工对数据进行算术、逻辑运算(根本任务),目录,CPU,运 算 器,控 制 器,是执行部件接受控制器送来的命令，负责数据的加工处理：执行所有算术、逻辑运算及比较、测试等,组 成,功 能,算术逻辑单元ALU、通用寄存器 数据缓冲寄存器DR、状态条件寄存器PSW,组 成,功 能,“决策机构”协调和指挥整个系统的操作： (1)取出一条指令，并指出下一条指令的位置 (2)对指令进行译码或测试，并产生相应的操作控制信号，以启动规定的动作 (3)指挥并控制CPU、内存和输入/输出设备之间数据流动的方向,程序计数器PC、指令寄存器IR 指令译码器ID、时序产生器、操作控制器,5

3、.1.2 CPU的基本组成运算器控制器Cache,cache,CPU模型,返回方框图,硬布线控制器,CPU中至少有六类寄存器 1. 数据缓冲寄存器(DR Data buffer Register) 暂存ALU的运算结果，或由数据存储器/外部接口读出的一个数据字 其作用 ： (1) ALU运算结果和通用寄存器间传送时，作为时间上的缓冲 (2)补偿CPU和内存、外设间速度上的差异 2. 指令寄存器(IRInstruction Register) 保存当前正在执行的一条指令 指令由指令cache(简称指存)读出后IR，其中的操作码字段送给指令译码器,5.1.3 CPU中的主要寄存器,3. 程序计数器

4、(PCProgramming Counter)，也叫指令计数器结构是寄存器+计数 保存将要执行的下一条指令的地址；自动加1计数 (程序首地址；转移目标地址) 4. 数据地址寄存器(ARAddress Register) 保存当前CPU访问的数据存储器(数存)单元的地址 5. 通用寄存器(图5.1的模型中有4个：R0R3) ALU执行算术或逻辑运算时，为ALU提供一个工作区 指令格式中要对寄存器号加以编址 通用寄存器还可作地址指示器、变址寄存器、堆栈指示器等,5.1.3 CPU中的主要寄存器,6. 状态字寄存器(PSW) 保存算术、逻辑运算或测试结果建立的各种条件代码，以及中断和系统工作状态等

5、条件码进位标志(C)，溢出标志（V)，为零标志(Z)，为负标志(N)等(通常，各标志位分别由1位触发器保存),5.1.3 CPU中的主要寄存器,数据通路 寄存器之间传送信息的通路 操作控制器的功能根据指令操作码和时序信号，产生各种操作控制信号，正确选择数据通路，从而完成对取指令和执行指令的控制 按设计方法不同，操作控制器的分类： 时序逻辑型、存储逻辑型 1.硬布线控制器采用时序逻辑技术实现 2.微程序控制器采用存储逻辑实现(本书重点) 时序产生器对各种操作信号实施时间上的控制,5.1.4 操作控制器与时序产生器,5.2 指令周期,1. 指令周期 CPU取出并执行一条指令所需的时间 2. 机器周

6、期(CPU周期) 由内存中读取一个指令字的最短时间 3. T周期(节拍脉冲) 处理操作的最基本单位 一个指令周期由若干个CPU周期组成 一个CPU周期包含若干个T周期 4. 单周期、多周期,5.2.1 指令周期的基本概念,目录,指令周期,六条典型指令组成的简单程序,5.2.2 MOV指令的指令周期 MOV R0,R1,RR型指令，需两个CPU周期,第1个CPU周期(取指令)，CPU完成三件事： (1)从内存取出指令 (2) PC加1，为取下一条指令做准备 (3)对指令操作码进行译码或测试，以确定具体操作 第2个CPU周期(执行指令)：(R1) R0,MOV R0，R1 指令的指令周期图示,WR

7、/RD,101,1,102,10,10,10,MOV R0，R1,说明,1、取指令阶段 (1)程序计数器PC中装入第一条指令地址101(八进制) (2)PC的内容放到地址总线ABUS(I)上，对指存译码并启动读 (3)从101号地址读出的MOV指令通过指令总线IBUS装入IR (4)PC加1，变成102，为取下一条指令做准备 (5)指令寄存器中的操作码(OP)被译码 (6)CPU识别出是MOV指令，至此，取指周期结束 2、执行指令阶段 (1)操作控制器(OC)送出控制信号到通用寄存器，选择R1(10)作为源寄存器，R0作目标寄存器 (2)OC送出控制信号到ALU，指定ALU做传送操作 (3)O

8、C送出控制信号，打开ALU输出三态门，结果DBUS上 (4)OC送出控制信号，将DBUS上的数据打入DR(10) (5)OC送出控制信号，将DR中的数据打入R0，R0的内容变为10,图示,5.2.3 LAD指令的指令周期 LAD R1,6,组成LAD指令周期的三个CPU周期： 第1个CPU周期为取指令阶段，和MOV指令相同 第2个CPU周期中将操作数的地址送往地址寄存器并完成地址译码 第3个CPU周期中从6号内存取出操作数100并送通用寄存器R1,RS型指令，指令周期需要3个CPU周期 访问两次存储器一次访问指存，一次访问数存,一个CPU周期,一个CPU周期,取指周期,执行周期,开始,取指令P

9、C+1,对指令译码,送操作数地址,取下条指令PC+1,取出操作数,装入通用寄存器,一个CPU周期,LAD R1,6 指令周期图示,LAD R1,6 执行过程图示,6,100,100,5.2.4 ADD指令的指令周期 ADD R1,R2,ADD指令是RR型指令，指令周期只需两个CPU周期，与MOV类似,ADD R1，R2执行过程图示,120,20120,5.2.5 STO指令的指令周期 STO R2,(R3),RS型指令 指令周期需要3个CPU周期，其中执行周期为2个CPU周期,一个CPU周期,一个CPU周期,取指周期,执行周期,开始,取指令PC+1,对指令译码,送操作数地址,取下条指令PC+1

10、,送操作数,写数存,一个CPU周期,STO R2,(R3)执行过程图示,30,120,5.2.6 JMP指令的指令周期 JMP 101,指令周期为两个CPU周期 第1个周期是取指令周期 第2个周期为执行阶段：CPU把指令寄存器中的地址码部分101送到程序计数器下一条指令将从101单元开始读出并执行,JMP(无条件转移)指令,JMP 101 执行过程图示,106 101,5.2.7 用方框图表示指令周期,方框CPU周期，内容表示数据通路的操作或某种控制 菱形符号某种判别或测试，时间上不单独占用CPU周期，而依附于它前面一个方框的CPU周期 符号“”代表一个公操作,CPU模型,【例1】如图所示为双

11、总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器(具有自增功能)，M为主存(受R/W信号控制)，AR为地址寄存器，DR为数据缓冲寄存器， ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1O为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。画出下面两条指令的指令周期流程图，并列出相应的微操作控制信号序列 1.“ADD R2，R0”指令完成(R0)+(R2)R0功能操作，假设该指令的地址已放入PC中。 2.“SUB R1，R3”指令完成(R3)-(R1)R3的功能操作。,题目,解答

12、2,解答1,【解】 根据给定的数据通路图， “ADD R2，R0”的指令周期流程图如图 包括取指令阶段和执行指令阶段 右边标注了每个机器周期中用到的微操作控制信号序列,PC AR,M DR,DR IR,R2 Y,R0 X,Y+X R0,PCO，G，ARi,R/W=R,DRO，G，IRi,+，G，R0i,R0O，G，Xi,R2O，G，Yi,执行,取指,注：图中省去了“” 号左边各寄存器代码上应加的括号,PC AR,M DR,DR IR,R3 Y,R1 X,Y - X R3,PCO，G，ARi,R/W=R,DRO，G，IRi,-，G，R3i,R1O，G，Xi,R3O，G，Yi,“SUB R1，R3

13、”的指令周期流程图 与ADD指令不同的是：在执行指令阶段，微操作控制信号序列有所不同,执行,取指,数据通路图,5.3 时序产生器和控制方式,5.3.1 时序信号的作用和体制 1. 作用为计算机各部件的协调动作提供时间标志 CPU中的控制器用时序信号指挥机器的工作 操作控制器发出的各种信号是时间(时序信号)和空间(部件位置)的函数 CPU通过时序信号/周期信息辨认从内存中取出的是指令(取指阶段)还是数据(执行阶段)指令流与数据流的区分 一个CPU周期中时钟脉冲对CPU的动作有严格的约束,目录,5.3 时序产生器和控制方式,5.3.1 时序信号的作用和体制,2. 体制 时序信号的基本体制是电位脉冲

14、制(以寄存器为例) D为电位输入端 CP(Clock Pulse)为脉冲输入端 R,S为电位输入端 有些部件只用电位信号,目录,硬布线控制器中，时序信号一般采用主状态周期-节拍电位-节拍脉冲三级体制 节拍电位表示一个CPU周期的时间,硬布线控制器中的时序信号,采用节拍电位节拍脉冲二级体制,节拍电位表示一个CPU周期的时间 节拍电位中包含若干个节拍脉冲；各节拍脉冲可以相等或不等,微程序控制器中的时序信号,微程序控制器中使用的时序信号产生器的组成,5.3.2 时序信号产生器,启停控制逻辑,节拍脉冲和读写时序译码逻辑,环形脉冲发生器,IORQ MREQ RD WE T1 T2 T3 T4,IORQM

15、REQRDWE T1 T2 T3 T4,MREQ,IORQ,RD,WE,时钟脉冲源,CLK,时钟脉冲源,环形脉冲发生器,节拍脉冲和读写时序译码逻辑,启停控制逻辑,启动,停机,硬连线控制器中：节拍电位信号由时序产生器本身产生 微程序设计的计算机中：节拍电位信号由微程序控制器提供,2. 环形脉冲发生器 作用：产生一组有序的间隔相等或不等的脉冲序列，以便通过译码电路来产生最后所需的节拍脉冲 组成：环形计数器 3. 节拍脉冲和存储器读写时序 环形脉冲发生器与译码逻辑电路 4. 启停控制逻辑,1. 时钟源 作用：为环形脉冲发生器提供频率稳定且电平匹配的方波时钟脉冲信号 组成：石英晶体振荡器和与非门组成的正反馈振荡电路,5.3.2 时序信号产生器,返回,时序发生器组成,环形脉冲发生器与译码逻辑电路,环形脉冲发生器波形图,脉冲和读写译码波形图,环形脉冲发生器波形,C4,C1,C2,C3,1,2,3,4,5,6,7,8,9,10,11,12,逻辑电路