《dsp芯片外部存储器接口设计一例》由会员分享，可在线阅读，更多相关《dsp芯片外部存储器接口设计一例（4页珍藏版）》请在金锄头文库上搜索。
1、!“#年第#期微电子学与计算机 !“# !“#$%“?;?#!位， 并可同时适应内部数据类型?;?#!位的变换。 关键词：数字信号处理器， 接口 收稿日期A $./ 作为%-.芯片与外界交换数据重要关口， 外部 存储器接口 （ 以下简称接口）的优劣直接影响着 %-.的适应性和控制性能。同时， 高性能的外部存 储器接口也是利用%-.搭建复杂控制系统和多处 理器协作的必要保证。本文提出了一种可灵活转换 位宽的外部存储器接口的设计实现方法。 %系统设计 %?#!位， 外部 存储器位宽（ 用5表示） 也可为?;?#!位。 接口与 B.C、%5$、 外部存储器的连接关系如图;所示。 图;中， 每片存储器
2、位宽为位， 可以通过!?= 片同样的存储器组合成;?#!位位宽的外部存储 器。由于内部总线线宽为#!位， 外部存储器位宽只 要小于#!位，就需要通过接口将数据进行适当转 换。本文将从总体构思到具体功能部件的要点对 接口的设计予以说明，说明侧重于对数据位宽的 转换处理。 %I当%大于5时： 以%#!5为例（%#!5表 示内部数据为#!位， 即%G#!； 外部存储器位宽为 位， 即5G， 下同。） 如图!所示， 我们可以将相邻的 =个外部存储单元看作一个存储空间来存储一个 #!位的数据。 但由于每次只能对一个存储单元进行 操作， 因此存取一个数据要分=次对=个存储器单 元依次进行操作。 “存数据时
3、， 将#!位数据从内部总线读入接 口临时寄存器， 然后每次取位， 分=次存入外部 存储器； “取数据时， 先分=次将#!位数据从外部存 储器取出存入接口临时寄存器，然后一次写入内 部总线。 H!I当%小于5时： 以%5#!为例（ 见图#） ， 由于数据的大小以%为标准， 一个外部存储单元可 ;: 微电子学与计算机!“#年第#期 看作四个存储空间， 因此每个数据只需对一个存储 单元中的一个$位存储空间做一次存取操作。 !存数据时， 每次将$位的数据存入#!位外 部存储器中的一个$位数据段。 !取数据时， 每次将#!位外部存储器中的一 个$位数据段读入内部总线的低$位。同时， 由于 内部总线为#!
4、位，所以必须在高位进行符号扩展 或零扩展。 其它情况依此类推， 这里不再赘述。 为满足上述传输过程的转换， 我们设计了总的 结构模块框图如下： 其中控制单元为接口的核心部分， 读写与片选 模块是为配合地址与数据总线的时序而设计的， 其 控制思想已贯穿于其它模块的描述中， 故不再作单 独介绍。 !控制单元 从上面的分析可知，一次数据读写操作时， 可 能需要外部存储器接口一个或多周期来完成。我们 把一个内部数据位宽的数据读写称作一次传输 % :-)信号是接受请求的入口，456和?0和486A,435*0123 其中601表示接口处于空闲状态；*011)*，0$/2 10 ,V0.1$8T U),
5、WX“W!P !“#$%&$(F +HN& /%7:$0. 1 7%1$*8 1:$)C*0 B%. ?(?S1006 /)*/:*)$%, %B V0/$%.1T ),6 7)$.Y %B ) *).(0 Z:),$8T ),6 7)(0 /%,V%*:$%,1$?07%1$7%.$),$0/?,%*%(8%B7)(0 .%/011,(2H, $?1 )0. ) +HN&SC)106 7)(0 /%,V%*:$%, .%/011%. =$? V).)C*0 L0.,0* =* C0 .010,$06，=?%10 6)$) C:BB0. 181$07T)*(,( /./:$ ),6 .%/01
6、1,( :,$ =* C0 ),)*806 , 60$)* )/%.6,( $% $?0 7)(0 /%,V%*:$%, )*(%.$?72 G?0 L0.,0*1 /), 0)1*8 .),(0 =$?, #、WW、XXXX、 X#X# ),6 XX2 D,)*8T $?0 ?(? 0.B%.7),/0 ),6 *%=S%=0. /%,1:7$%, %B $?1 .%/011%. =* C0 ),)*8062 )*+ ,-%.#(+HN& .%/011%.T&)$) C:BB0. 181$07TF*(,( /./:$T H7)(0 /%,V%*:$%, !“#男， 博士研究生。 主要研究方向
7、为计算机体系结构及 数字系统。 $%&男， 博士研究生导师。 主要研究方向为计算机体系结 构及_9+H系统设计。 (#男， 博士研究生。 主要研究方向为计算机体系结构及 数字系统。 )*+男， 博士研究生。 主要研究方向为计算机体系结构及 数字系统。 址总线， 给存储器寻址以足够的时间。（ 前面控制部 分插入等待周期是为了增加存储器寻址时间或者 避免发生总线冲突。） 同时，将地址锁存在临时寄 存器里，当传输多周期数据时，外部地址总线上 的地址由临时寄存器来提供。地址输出通道框图 如图所示。 从第!节的分析我们知道， 当&小于N时， 多 个数据才能填满一个存储器单元， 这时可用低位地 址参与片选
8、。对&aNX和&XN#!， 两个数据对应 一个存储器单元， 用F“参与片选即可； 对&aN#!T 四个数据才对应一个存储器单元，需用FX、F“两位 地址参与片选。低位地址用作片选后， 高位地址需 作相应调整。上图中有一个“ 移位操作” 的操作框就 是用来调整地址的。 /,-. 通过内部周期计数逻辑和适当的多路选同控 制， 本文提出了一种灵活的外部存储器接口设计思 路， 它可满足通用&+-对不同数据类型和不同存储 器位宽的灵活转换的要求， 使存储器片数可根据需 要选择； 同时为低功耗和体积要求较高的应用场合 提供了选择余地。通过加入其它控制可使电路功能 更强大， 适应更高效的要求。另外， 输入输
9、出通道合 而为一也是电路完善的一个方向。 该设计已在我所最新研制的&+-芯片中得到 了应用。 对在该项工作中给我们帮助的朱小安、史卫 东、 方建平及该项目组领导、 同事的指导予以挚谢。 参考文献 3X5GN+#!“M#Y 10.b1 E:602 G0Y)1 H,1$.:70,$1 H,/%.%.)$c 06T XW2 3!5张雄伟， 曹铁勇2 &+-芯片的原理与开发应用2电子工业 出版社，!“2 9H d:,S?:)T 9H K0,S,(T GFRE K0（U), N/.%0*0/S $.%,/1 G0/?,%*%(8 H,1$:$0T U), WX“4） !“#$%&$(G?1 )0. .0
10、10,$1 ) ?(? 0.B%.7),/0 0Y$0.,)* 707%.8 ,$0.B)/0 B%. (0,0.)* &+-12F,6 $?1 ,$0.B)/0 /), ?),6*0aeXe#!C$6)$)/01101$%aeXe#!C$ c=60 0Y$0.,)* 707%.82K?0, $?0 6)$) 10 1 (.0)$0. $?), $?0 0Y$0.,)* 707%.8b1 C$c=6$?T10V0.)* )/01101 ).0 ,00606 , %,0 $.),1*)$%,2+%T) /8/*0 /%:,$0. 1 :106$%?0* /%,$.%*,( $?0 $.),1*)$%, .?8$?72Q$?0. 7%6:*01 ).0 )*1% 601/.C06 C0*%=2 )*+ ,-%.#( &+-T H,$0.B)/0 ! 0上接第1/页2 !“
