《毕设翻译-飞思卡尔kl46mcg模块》由会员分享，可在线阅读，更多相关《毕设翻译-飞思卡尔kl46mcg模块（43页珍藏版）》请在金锄头文库上搜索。
1、本科生毕业设计（论文）参考文献译文本译文出处：Freescale KL46 Sub-Family Reference Manual Rev.3, July 2013EB/OL.http: /www.Freescale.Com:381页416页 译文要求一、 译文内容须与课题（或专业内容）联系，并需在封面注明详细出处。二、 出处格式为图书：作者.书名.版本（第版）.译者.出版地：出版者，出版年.起页止页期刊：作者.文章名称.期刊名称，年号，卷号（期号）：起页止页三、 译文不少于5000汉字（或2万印刷符）。四、 翻译内容用五号宋体字编辑，采用A4号纸双面打印，封面与封底采用浅蓝色封面纸（卡纸）打
2、印。要求内容明确，语句通顺。五、 译文及其相应参考文献一起装订，顺序依次为封面、译文、文献。六、 翻译应在第七学期完成。七、 译文评阅导师评语应根据学校“译文要求”，对学生译文翻译的准确性、翻译数量以及译文的文字表述情况等做具体的评价后，再评分。评分：_（百分制） 指导教师（签名）：_ 年 月 日本节英文缩写对照表英文缩写英文全文含义ATMAuto Trim Machine自动修正机器BLPEBypassed Low Power Internal旁路低功率且采用外部时钟源模式BLPIBypassed Low Power Internal旁路低功率且采用内部时钟源模式DCODigitally-c
3、ontrolled oscillator数控振荡器FBEFLL Bypassed External旁路FLL且采用外部时钟源模式FBIFLL Bypassed Internal旁路FLL且采用内部时钟源模式FEEFLL Engaged External启用FLL且采用外部时钟源模式FEIFLL Engaged Internal启用FLL且采用内部时钟源模式FLLFrequency-locked loop锁频环IRCInternal Reference Clock内部参考时钟MCGMultipurpose Clock Generator多功能时钟发生器PBEPLL Bypassed Extern
4、al旁路PLL且采用外部时钟源模式PEEPLL Engaged External启用PLL且采用外部时钟源模式PLLPhase-locked loop锁相环RTCReal Time Counter位元即时计数器目录24.1介绍124.1.1 特性124.1.2工作模式424.2外部信号描述424.3内存印象图/寄存器定义424.3.1 MCG Control 1 Register(MCG_C1)524.3.2 MCG Control 2 Register(MCG_C2)724.3.3 MCG Control 3 Register(MCG_C3)924.3.4 MCG Control 4 Reg
5、ister(MCG_C4)1024.3.5 MCG Control 5 Register(MCG_C5)1224.3.6 MCG Control 6 Register(MCG_C6)1324.3.7 MCG Status Register(MCG_S)1524.3.8 MCG Status and Control Register(MCG_SC)1624.3.9 MCG自动修正比较高位寄存器(MCG_ATCVH)1824.3.10 MCG自动修正比较低位寄存器(MCG_ATCVL)1824.3.11 MCG Control 7 Register（MCG_C7）1924.3.12 MCG Con
6、trol 8 Register(MCG_C8)1924.3.13 MCG Control 9 Register(MCG_C9)2024.3.14 MCG Control 10 Register(MCG_C10)2024.4 功能描述2224.4.1 MCG模式状态转换图2224.4.1.1 MCG工作模式2324.4.1.2 MCG模式转换2624.4.2 低功率点使用2724.4.3 MCG 内部参考时钟2724.4.3.1 MCG内部参考时钟2724.4.4外部参考时钟2724.4.5 MCG固定频率时钟2824.4.6 MCG PLL时钟2824.4.7.MCG自动修正（ATM）2824
7、.5 初始化/申请 信息2924.5.1 MCG模块初始化申请3024.5.1.1 初始化MCG3024.5.2 使用32.768kHz参考频率3124.5.3 MCG模式调节3124.5.3.1 例1：从FEI到PEE模式：外部晶振=4MHz，MCGOUTCLK频率=48MHz3224.5.3.2 例2：从PEE模式到BLPI模式：MCGOUTCLK频率=32kHz3424.1介绍注意对于这个模块实例的特定芯片实现细节，看这个芯片的配置信息这个多功能时钟发生器（MCG）模块提供多种时钟来源供单片机使用。这个模块包含一个锁频环（FLL）和一个锁相环（PLL）。锁频环被内部或者外部参考时钟所控制
8、。锁相环则是被外部参考时钟所控制。这个模块可以选择锁频环或者锁相环来输出时钟，也可以选择内部或者外部时钟来作为单片机系统时钟。此MCG与一个晶体振荡器相连，此晶体振荡器允许一个外部晶体或陶瓷振荡器或者另一个外部时钟信号来产生外部参考时钟。24.1.1 特性多功能时钟发生器的关键特性如下：l 锁频环（FLL）u 数控振荡器（DCO）u DCO频率范围可以被编程设计为四种不同的频率范围u 可选择将最大DCO输出频率作为低频率外部参考时钟频率u 当改变时钟工作模式的时候，若FLL参考频率不变，则可选择避免FLL被重置当前的锁频u FLL可使用内部或者外部参考时钟信号作为信号来源u FLL可作为其他片
9、上外围设备的时钟信号来源l 锁相环（PLL）u 压控振荡器（VCO）u 外部参考时钟信号可作为PLL的信号u 模数VCO分频器u 相/频检测器u 一体化循环滤波器u PLL可作为其他片上外围设备的时钟信号来源l 内部参考时钟发生器u 具有精确的九个修正字节的慢速时钟信号u 四个修正字节的快速时钟信号u 可作为FLL的时钟源。在FEI工作模式中，只有慢速内部参考时钟信号能被用作FLL的时钟源。u 无论慢速时钟信号还是快速时钟信号都可以用做MCU的时钟源u 可作为其他片上外围设备的时钟信号来源l 多功能时钟发生器的外部参考低功率振荡器时钟发生器的控制信号:u HGO0,RANGE0,EREFS0u
10、 HGO1,RANGE1,EREFS0l 来自晶体振荡器的外部时钟（OSC0）u 能作为PLL和/或FLL的时钟信号来源u 能被选作MCU的时钟信号来源l 来自位元即时计数器(RTC)的外部时钟u 只能作为FLL的时钟信号源u 能被选作MCU的时钟信号来源l 来自晶体振荡器的外部时钟（OSC1）u 只能作为PLL的时钟信号源l 工作在FBE、PEE、BLPE或者FEE工作模式下时，具有检查外部时钟故障并返重置和中断申请能力的外部时钟监控器l 使用锁相环的具有返回中断申请能力的锁定检测器l 内部参考时钟信号自动修真机器（ATM）使用一个外部时钟信号作为参考信号l 提供锁频环和锁相环所需的参考分频
11、器l 提供快速内部参考时钟信号的参考分频器l MCG的PLL时钟信号(MCGPLLCLK)可以作为其他单片机外围设备的时钟信号l MCG的FLL时钟信号(MCGFLLCLK)可以作为其他单片机外围设备的时钟信号l MCG的固有频率时钟信号(MCGFFCLK)可以作为其他单片机外围设备的时钟信号l MCG的内部时钟信号（MCGIRCCLK）可以作为其他单片机外围设备的时钟信号注意涉及到定义在MCU中使用振荡器的芯片配置章节24.1.2工作模式MCG具有以下的九种工作模式：FEI、FEE、FBI、FBE、PBE、PEE、BLPI、BLPE以及STOP。下面详细了解一下MCG的工作细节。24.2外部
12、信号描述无MCG信号连接芯片。24.3内存印象图/寄存器定义本节包含内存印象图和寄存器的定义说明。MCG的寄存器只能在监督模态下进行写操作。在用户状态下进行对寄存器的写操作将会引起总线错误。在监督状态和用户状态均可进行读操作。表24-1 MCG内存印象表绝对地址（十六进制）寄存器名宽度（字节数）可读写重置值章节4006_4000MCG Control 1 Register(MCG_C1)8R/W04h24.3.14006_4001MCG Control 2 Register(MCG_C2)8R/W见章节介绍24.3.24006_4002MCG Control 3 Register(MCG_C3
13、)8R/W未定义24.3.34006_4003MCG Control 4 Register(MCG_C4)8R/W未定义24.3.44006_4004MCG Control 5 Register(MCG_C5)8R/W00h24.3.54006_4005MCG Control 6 Register(MCG_C6)8R/W00h24.3.64006_4006MCG Status Register(MCG_S)8R10h24.3.74006_4008MCG Status and Control Register(MCG_SC)8R/W02h24.3.84006_400AMCG Auto Trim
14、Compare Value High Register(MCG_ATCVH)8R/W00h24.3.94006_400BMCG Auto Trim Compare Value High Register(MCG_ATCVL)8R/W00h24.3.104006_400CMCG Control 7 Register(MCG_C7)8R/W00h24.3.114006_400DMCG Control 8 Register(MCG_C8)8R/W80h24.3.124006_400EMCG Control 9 Register(MCG_C9)8R/W00h24.3.134006_400FMCG Control 10 Register(MCG_C10)8R/W00h24.3.1424.3.1 MCG Control 1 Register(MCG_C1)地址：
