《项目3 数字显示器的制作》由会员分享，可在线阅读，更多相关《项目3 数字显示器的制作（73页珍藏版）》请在金锄头文库上搜索。
1、项目3 数字显示器的制作,1,3.1 项目描述,本项目制作的数字显示器是由优先编码器74LS147、显示译码器74LS48和LED数码管等组成，项目相关知识点：编码器、译码器、数据选择器、数据分配器和数码显示器等。 项目要求 用编码器、译码器和LED数码管组成的数字显示器，能够实现按键控制输入，分别显示09数字。,2,常用组合逻辑电路模块的品种很多，主要有全加器、编码器、译码器、数据分配器、数据选择器、数值比较器等。,对逻辑电路的学习主要掌握电路的端子名称、作用以及有效控制电平。,概述,3,概述,4,3.2 项目资讯,主要要求：,理解编码的概念。,理解常用编码器的类型、逻辑功能和使用方法。,3
2、.2.1 编码器,生活中常用十进制数及文字、符号等表示事物。,数字电路只能以二进制信号工作。,编码器,译码器,5,编码器的概念与类型,编码,将字母、数字、符号等信息编成相应二进制代码的过程。,实现编码功能的电路,6,1位二进制代码可表示1、0这两种不同的输入信号； 2位二进制代码可表示4种不同的输入信号； 依此类推，n位二进制代码可表示2n个输入信号。 思考：对108键盘编码时，采用几位二进制代码？,编码原则：n位二进制代码可以表示2n个信号，则对N 个信号编码时，应由2n N 来确定二进制代码位数 n。 例：对108键盘编码时，采用了7位二进制代码ASC码。27128108。 如果编码器有8
3、个输入端、3个输出端，就称为8线-3线编码器；如编码器有10个输入端、4个输出端，就称为10线-4线编码器；其余依此类推,7,普通编码器的特点是不允许两个或两个以上的输入同时要求编码，即输入要求是相互排斥的。在对某一个输入进行编码时，不允许其他输入提出要求。计算器中的编码器就属于这一类。,8,用 n 位二进制数码对 2n 个输入信号进行编码的电路。,1.普通编码器 二进制编码器,由图可写出编码器的输出逻辑函数为,由上式可列出真值表为,原码输出,被编信号高电平有效。,8 线 3 线编码器,9,将十个状态（对应于十进制的十个数字）编制成BCD码。,十个输入,四位,输入：I0 I9,输出：Y3Y2Y
4、1Y0,1.普通编码器二十进制编码器,10,1.二十进制编码器,将 0 9 十个十进制数转换为二进制代码的电路。又称十进制编码器。,10 线 4 线编码器,被编信号 高电平有效,原码输出,11,若有两个或两个以上的输入同时要求编码时，则应采用优先编码器，如计算机系统中主机要控制打印机、磁盘驱动器、输入键盘等，这时会有几个部件同时发出服务请求的可能，而在同一时刻只能给其中一个部件发出允许操作的指令，因此要设计好这些控制对象允许操作的先后次序，即优先级别。,2. 优先编码器 (即 Priority Encoder),12,为何要使用优先编码器？,2.优先编码器 (即 Priority Encode
5、r),允许同时输入数个编码信号，并只对其中优先权最高的信号进行编码输出的电路。,普通编码器在任何时刻只允许一个输入端请求编码，否则输出发生混乱。,优先级别的高低由设计者根据输入信号的轻重缓急情况而定。,13,（1） 二 十进制优先编码器CT74LS147,二-十进制（10线-4线）优先编码器74LS147,14,二 十进制优先编码器 74LS147,反码输出,依 次 类 推,15,（2）8线-3线优先编码器CT74LS148,引脚图,逻辑功能图,16,八线三线优先编码器74LS148的真值表（功能表）,17,编码输入端：逻辑符号输入端 上面均有“-”号，这表示编码输入低电平有效。,低电平 有效
6、,74HC148的逻辑功能描述：,18,74LS148的逻辑功能描述： 编码输出端：逻辑符号输出端上面均有“-”号，这表示编码输出低电平有效，输出为三位二进制的反码。,低电平有效,使能端： 输入使能端，控制信号能否进入。,扩展功能输出端，低电平有效表示编码器有编码输出。,输出使能端，高电平有效。低电平表示本芯片没有有效的信号输入。,低电平有效，高电平时禁止编码,低电平有效，高电平时表示无编码输出,高电平有效。低电平表示编码器未接收有效输入信号,EI,EO GS,19,74LS148典型的应用电路,20,主要要求：,理解译码的概念。,掌握二进制译码器 74LS138 的逻辑功能和 使用方法。,3
7、.2.2 译码器,理解其他常用译码器的逻辑功能和使用方法。,掌握用二进制译码器实现组合逻辑电路 的方法。,21,译码的概念与类型,译码是编码的逆过程。,将表示特定意义信息的二进制代码翻译出来。,实现译码功能的电路,使能输入,EI,22,将n种输入的组合译成2n种电路状态。也叫n-2n线译码器。如2线-4线译码器，3线-8线译码器，4线-10线译码器等。,23,1. 二进制译码器,将输入二进制代码译成相应输出信号的电路。,译码输出高电平有效,译码输出低电平有效,2-4 线译码器,24,2-4 译码器,常用二进制译码器举例,3-8 译码器,25,( 一 ) 3 线 8 线译码器 CT74LS138
8、 简介,3线8线译码器 CT74LS138,3 位二进制码输入端,8 个译码输出端 低电平有效。,允许译码器工作,禁止译码,0,0,输出逻辑函数式,二进制译码器能译出输入变量的全部取值组合，故又称变量译码器，也称全译码器。其输出与输入变量的最小项相互对应。,基于这一点用该译码器能方便的实现三变量逻辑函数。,STB+STC,STA,应用：74LS138对发光二极管的控制,译码功能：根据输出引脚哪一条线有效，就可知道具体输入的二进制代码是哪一种组合。,BCD码有多种，对应着多种译码器，常用的是8421BCD译码器。它以4位二进制码0000-1001代表0-9十进制数，因此有4个输入端，10个输出端
9、，称之为4线-10线译码器。,74LS42,将 BCD 码的十个代码译成 0 9 十个对应十进制输出信号的电路，又称 4 线 10 线译码器。,2. 二十进制译码器（又称BCD译码器）,二十进制译码器,8421BCD 码输入端，从高位到低位依次为 A3、A2、A1 和 A0 。,10 个译码输出端，分别对应十进制的10个数码，低电平 0 有效。,0,0,0,1,10 个译码输出端，低电平 0 有效。当输入一组数码时，只有对应的一个输出线为0，其余为1，表示译出该组数码对应的那个十进制数。,BCD码以外的6个无效状态称为伪码。74LS42自动拒绝伪码。,在数字测量仪表和各种数字系统中，常常需要将
10、数字、字母、符号等直观地显示出来，以方便直接读取测量和运算结果。能够显示数字、字母、符号的器件称为数字显示器。数字显示电路是许多数字设备不可缺少的部分。数字显示电路通常由译码器、驱动器和显示器等部分组成。,脉冲信号,计数器,译码器,驱动器,显示器,3. 数字显示译码器,3. 数字显示译码器,将输入的 BCD 码译成相应输出信号，以驱动显示器显示出相应数字的电路。,数字显示译码器的结构和功能示意,1. 七段半导体数码显示器（LED),数字设备中用得较多的为七段数码显示器，又称数码管。常用的有半导体数码显示器(LED)和液晶显示器(LCD)等。它们由七段可发光的字段组合而成。,显示的数字形式,逻辑
11、符号,VCC +5 V,串接限流电阻,a g 和 DP 为低电平时才能点亮相应发光二极管。,a g 和 DP 为高电平 时才能点亮相应发光二极管。,共阳接法数码显示器需要配用输出低电平有效的译码器。,共阴接法数码显示器需要配用输出高电平有效的译码器。,七段数码显示器显示1时的驱动方式：,该数码显示器件是共阴极还是共阳极？,（2）七段显示译码器,数字显示译码器将BCD代码译成数码管显示字所需要的相应高、低电平信号，使数码管显示出BCD代码所表示的对应十进制数。,74LS47是输出低电平有效，可驱动共阳极数字显示器。 74LS48是输出高电平有效，可驱动共阴极数字显示器。,显示译码器74LS48的
12、逻辑功能表,3-39,7448的逻辑功能：,（1）正常译码显示。 =1， =1时，对输入为十进制数l15的二进制码（00011111）进行译码，产生对应的七段显示码。,3-40,74LS48的逻辑功能：,（2）灭零。 当输入 =0 、而输入为0的二进制码0000时，译码器的YaYg 输出全0，使显示器全灭；只有当 =1时，才产生0的七段显示码, ，所以 称为灭零输入端。,3-41,74LS48的逻辑功能：,（3）灯测试端。当 =0时，无论输入怎样，Yag输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 称为灯测试端。,3-42,74LS48的逻辑功能：,（4）消隐控制端 。 可以
13、作输入端，也可以作输出端。 作输入使用时，如果 =0时，不管其他输入端为何值，ag均输出0，显示器全灭。因此 为输入消隐控制端。,消隐,七段显示译码器74LS48与数码管的连接,此三控制端不用时，通过电阻接高电平。,BCD码,七段显示译码器HC4511,消隐控制端，低电平有效。,8421 码输入端,译码驱动输出端，高电平有效。,74HC4511与显示器的连接示意图，如图所示。,灯测试端 低电平有效,消隐控制端 低电平有效,锁存控制端,允许数码显示,伪码,相应端口输出有效电平 1，使显示相应数字。,输入BCD 码,禁止数码显示,想一想：,电梯楼层显示电路，按动标有1、2、3、4、5、6、7的其一
14、按键时，为什么可显示相应的数字？根据你的知识尝试解析其原理。,由于有 A、B、C 三个变量，故选用 3 线 - 8 线译码器,解：,(1) 根据逻辑函数选择译码器,例 试用译码器和门电路实现逻辑函数,选用 3 线 - 8 线译码器 74LS138， 并令 A2 = A，A1 = B，A0 = C。,(2) 将函数式变换为最小项表达式,(3)根据译码器的输出有效电平确定需用的门电路,(4) 画逻辑电路,因此，将 Y 函数式变换为,采用 4 输入与非门，其输入取自 Y0、Y2、Y6 和 Y7 。,由于有 A、B、C 三个变量，故选用 3 线 - 8 线译码器。,解：,(1) 根据逻辑函数选择译码器
15、,例3 试用译码器和门电路实现逻辑函数,选用 3 线 - 8 线译码器 74LS138， 并令 A2 = A，A1 = B，A0 = C。,(2) 将函数式变换为最小项表达式,(3)根据译码器的输出有效电平确定需用的门电路,(4)逻辑电路,低位片,高位片,（2）译码器的扩展,例如 两片 74LS138 组成的 4 线 16 线译码器。,16 个译码输出端,4 位二进制码输入端,低 3 位码从各译码器的码输入端输入。,STA不用，应接有效电平 1 。,作 4 线 16 线译码器使能端，低电平有效。,74LS138 组成的 4 线 16 线译码器工作原理,数据分配器: 根据地址码的要求，将一路数据
16、 分配到指定输出通道上去的电路。,Demultiplexer，简称DMUX,一路输入,多路输出,地址码输入,Y1 = D,D,3.2.3 数据分配器,4路数据分配器的功能表,逻辑表达式为：,例：A1A0=01，Y1=D, 输入信号D从Y1输出,地址信号输入端,8 个数据输出端， 原码输出,将译码器改为数据分配器的实现电路,将译码器的使能端作为数据输入端，二进制代码输入端作为地址信号输入端使用时，则译码器便成为一个数据分配器。,1 D 0,地址信号输入端,8 个数据输出端， 反码输出,将译码器改为数据分配器的实现电路,D 0 0,3.2.4 数据选择器,数据选择器: 根据地址码的要求，从多路输入信号中 选择其中一路输出的电路.,
