【2017年整理】双闭环直流调速系统电路原理

上传人:豆浆 文档编号:1052277 上传时间:2017-05-26 格式:DOC 页数:7 大小:137.55KB
返回 下载 相关 举报
【2017年整理】双闭环直流调速系统电路原理_第1页
第1页 / 共7页
【2017年整理】双闭环直流调速系统电路原理_第2页
第2页 / 共7页
【2017年整理】双闭环直流调速系统电路原理_第3页
第3页 / 共7页
【2017年整理】双闭环直流调速系统电路原理_第4页
第4页 / 共7页
【2017年整理】双闭环直流调速系统电路原理_第5页
第5页 / 共7页
点击查看更多>>
资源描述

《【2017年整理】双闭环直流调速系统电路原理》由会员分享,可在线阅读,更多相关《【2017年整理】双闭环直流调速系统电路原理(7页珍藏版)》请在金锄头文库上搜索。

1、双闭环直流调速系统电路原理随着调速系统的不断发展和应用,传统的采用 PI 调节器的单闭环调速系统既能实现转速的无静差调节,又能较快的动态响应只能满足一般生产机械的调速要求。为了提高生产率,要求尽量缩短起动、制动、反转过渡过程的时间,最好的办法是在过渡过程中始终保持电流(即动态转矩)为允许的最大值,使系统尽最大可能加速起动,达到稳态转速后,又让电流立即降低,进入转矩与负载相平衡的稳态运行。要实现上述要求,其唯一的途径就是采用电流负反馈控制方法,即采用速度、电流双闭环的调速系统来实现。在电流控制回路中设置一个调节器,专门用于调节电流量,从而在调速系统中设置了转速和电流两个调节器,形成转速、电流双闭

2、环调速控制。双闭环调速控制系统中采用了两个调节器,分别调节转速和电流,二者之间实现串级连接。图 11.1 为转速、电流双闭环直流调速系统的原理图。图中两个调节器ASR 和 ACR 分别为转速调节器和电流调节器,二者串级连接,即把转速调节器的输出作为电流调节器的输入,再用电流调节器的输出去控制晶闸管整流器的触发装置。电流环在内,称之为内环;转速环在外,称之为外环。两个调节器输出都带有限幅,ASR 的输出限幅什 Uim 决定了电流调节器 ACR 的给定电压最大值 Uim,对就电机的最大电流;电流调节器 ACR 输出限幅电压 Ucm限制了整流器输出最大电压值,限最小触发角 。1.6.1 ADC080

3、9 的引脚及其功能ADC0809 有 28 个引脚,其中 IN0-IN7 接 8 路模拟量输入。ALE 是地址锁存允许, 、 接基准电源,在精度要求不太高的情况下,供电电源就可REFV以作为基准电源。START 是芯片的启动引脚,其上脉冲的下降沿起动一次新的A/D 转换。EOC 是转换结束信号,可以用于向单片机申请中断或者供单片机查询。OE 是输出允许端。CLK 是时钟端。DB 0-DB7 是数字量的输出。ADDA、ADDB、ADDC 接地址线用以选定 8 路输入中的一路,详见下图。ADDC ADDB ADDA 选通输入通道0 0 0 IN00 0 1 IN10 1 0 IN20 1 1 IN

4、31 0 0 IN41 0 1 IN51 1 0 IN61 1 1 IN7图 1-6.1 ADC0809 引脚图及功能表CPU 及 8 个部件的作用功能介绍如下中央处理器 CPU:它是单片机的核心,完成运算和控制功能。内部数据存储器:8051 芯片中共有 256 个 RAM 单元,能作为存储器使用的只是前 128 个单元,其地址为 00H7FH。通常说的内部数据存储器就是指这前128 个单元,简称内部 RAM。特殊功能寄存器:是用来对片内各部件进行管理、控制、监视的控制寄存器和状态寄存器,是一个特殊功能的 RAM 区,位于内部 RAM 的高 128 个单元,其地址为 80HFFH。内部程序存储

5、器:8051 芯片内部共有 4K 个单元,用于存储程序、原始数据或表格,简称内部 ROM。并行 I/O 口:8051 芯片内部有 4 个 8 位的 I/O 口(P0,P1,P2,P3) ,以实现数据的并行输入输出。串行口:它是用来实现单片机和其他设备之间的串行数据传送。定时器:8051 片内有 2 个 16 位的定时器,用来实现定时或者计数功能,并且以其定时或计数结果对计算机进行控制。中断控制系统:该芯片共有 5 个中断源,即外部中断 2 个,定时/计数中断2 个和串行中断 1 个。振荡电路:它外接石英晶体和微调电容即可构成 8051 单片机产生时钟脉冲序列的时钟电路。系统允许的最高晶振频率为

6、 12MHz。1.7.3 8051 单片机引脚图1-1.6 8051 单片机引脚图DAC0832 是 8 分辨率的 D/A 转换集成芯片。与微处理器完全兼容。这个 DA 芯片以其价格低廉、接口简单、转换控制容易等优点,在单片机应用系统中得到广泛的应用。D/A 转换器由 8 位输入锁存器、8 位 DAC 寄存器、8 位 D/A 转换电路及转换控制电路构成。D0D7:8 位数据输入线, TTL 电平,有效时间应大于90ns( 否则锁存器的数据会出错);* ILE:数据锁存允许控制信号输入线,高电平有效;* CS:片选信号输入线(选通数据锁存器) ,低电平有效;* WR1:数据锁存器写选通输入线,负

7、脉冲(脉宽应大于 500ns)有效。由ILE、CS、WR1的逻辑组合产生 LE1,当 LE1为高电平时,数据锁存器状态随输入数据线变换,LE1 的负跳变时将输入数据锁存;* XFER:数据传输控制信号输入线,低电平有效,负脉冲(脉宽应大于500ns)有效;* WR2:DAC 寄存器选通输入线,负脉冲(脉宽应大于 500ns)有效。由WR2、XFER 的逻辑组合产生 LE2,当 LE2为高电平时,DAC 寄存器的输出随寄存器的输入而变化,LE2的负跳变时将数据锁存器的内容打入 DAC 寄存器并开始 D/A 转换。* IOUT1:电流输出端 1,其值随 DAC 寄存器的内容线性变化;* IOUT2

8、:电流输出端 2,其值与 IOUT1值之和为一常数;* Rfb:反馈信号输入线,改变 Rfb 端外接电阻值可调整转换满 量程精度;* Vcc:电源输入端,Vcc 的范围为+5V +15V ;* VREF:基准电压输入线,VREF 的范围为-10V+10V;* AGND:模拟信号地;* DGND:数字信号地。 单极性输出图9-58 单极性电压输出电路如图9-58所示, 由运算放大器进行电流电压转换,使用内部反馈电阻。输出电压值VOUT 和输入数字量 D 的关系:VOUT = VREF D/256D = 0255 , VOUT = 0 VREF 255/256VREF = 5V, VOUT =05

9、*+(255/256)VVREF = +5V, VOUT = 0 (255/256 )V 双极性输出如果实际应用系统中要求输出模拟电压为双极性,则需要用转换电路实现。如图9-59所示。图9-59 双极性电压输出电路其中 R2=R3=2R1VOUT= 2VREFD/256 VREF= (2D/2561)VREFD = 0, VOUT= VREF;D = 128, VOUT= 0;D = 255, VOUT= (2255/2561)VREF= (254/255)VREF即:输入数字为0255 时,输出电压在 VREF + VREF 之间变化。1. 运算放大器运算放大器有三个特点:开环放大倍数非常高,一般为几千,甚至可高达10万。在正常情况下,运算放大器所需要的输入电压非常小。输入阻抗非常大。运算放大器工作时,输入端相当于一个很小的电压加在一个很大的输入阻抗上,所需要的输入电流也极小。输出阻抗很小,所以,它的驱动能力非常大。

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 行业资料 > 其它行业文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号