《【2017年整理】数字电路基础_D03-03D算术运算电路》由会员分享，可在线阅读，更多相关《【2017年整理】数字电路基础_D03-03D算术运算电路（6页珍藏版）》请在金锄头文库上搜索。
1、3.3.5 算术运算电路算术运算电路是数字计算机系统中不可缺少的组成单元，应用十分广泛。在数字计算机 中，加、减、乘、除运算都可以通过加法运算实现，因此加法器是最基本的算术运算单元。本节将重点介绍加法器，然后简单介绍通过加法器来实现减法运算。1.一位加法器 (1)半加器半加，是指只考虑本位两个一位二进制数相加，而不考虑来自低位的进位的运算。实现半加运算的逻辑电路称为半加器。 假定两个一位二进制数 Ai 和 Bi 为加数，Ai 和 Bi 进行半加运算，半加和为 Si，向高位的进位用 Ci 表示。按照二进制数的加法运算规则可得到半加器的真值表如表 3-3-12 所示。分析表 3-3-12 可知，只
2、有当 AiBil 时，才有进位输出(Ci1)，此时半加和 Si0。其他情况无进位输出(Ci0)。 由表 3-3-12 可直接写出半加器输出逻辑表达式；iiiii BABSCi = AiBi由输出逻辑表达式可以画出半加器的输出逻辑电路图，如图 3-3-22(a)所示。 如果用与非门组成半加器电路，只需将逻辑表达式变换为：iiiii BASiiiC由输出逻辑表达式可得到由与非门实现的半加器的逻辑电路图，如图 3-3-22(b)所示。图 3322(c)是半加器的逻辑符号。A、B 代表半加器的输入信号，Co 代表进位输出 Ci，S代表半加和 Si。 (2)全加器全加，是指本位两个一位二进制数相加时，还
3、要考虑来自低位的进位的运算。实现全加运算的逻辑电路称为全加器。两个多位二进制数相加时每一位都是带进位相加的，因而必须使用全加器。假定来自低位的进位用 Ci-1 表示，两个一位二进制数 Ai 和 Bi 进行全加运算，按照二进制数的加法运算规则可得到全加器的真值表如表 3313 所示。分析 表 3313 可知，全加器是一个三输入 (Ai、Bi、Ci-1)、二输出(Si、Ci)的逻辑函数。相加的 3 个数中若有奇数个 l 时，则全加和 Si1，否则为 0；相加的 3 个数中若有两个或两个以上为 l 时，则进位输出 Cil，否则为 0。实现全加器的电路结构有多种形式，但它们的逻辑功能必须符合表 331
4、3 所示的全加器真值表。由表 3313 可直接写出全加器输出逻辑函数的最小项表达式；1111 iiiiiiiii CBACBASiiiiiiiiiC若用半加器和门电路组成全加器的逻辑电路，则上述全加器的最小项表达式可变换为：iiiiSiiii BA1)(由输出逻辑表达式可以画出全加器的逻辑电路图，如图 3-3-23 所示。若用与非门电路也可以组成全加器的逻辑电路。图 3-3-24(a)是全加器中规模集成组件 74LSl83 的逻辑电路。图 3-3-24(b)是全加器的逻辑符号，其中 CO 代表进位输出 Ci，CI 代表来自低位的进位 Ci-l。 由图 3-3-24(a)可以写出全加和 Si 及
5、进位输出 Cj 的逻辑表达式其逻辑真值表与表3313 所示的全加器真值表完全一致。全加器是一种十分有用的基本运算单元，它可构成各种加法器或其他运算单元制加法器中，每一位需要一个全加器。当全加器的进位输入端接低电平时，全加器就成半加器。 2多位加法器要实现两个多位二进制数相加，根据进位信号连接方式的不同，多位加法器可分为串行进位加法器和超前进位加法器。(1)串行进位加法器由于两个多位二进制数相加时每一位都是带进位相加的，所以可使用全加器。将每一位的进位输出信号连接到高一位的进位输入端，而最低位的进位输入端接低电平(即无进位输入)，这样构成的多位加法器称为串行进位加法器。4 个全加器法串行进位组成
6、的 4 位串行进位组成的串行进位全加器法逻辑电路，如图 3-3-25 所示。 加数 AA 3A2AlAO和 BB 3B2BlB0为两个 4 位二进制数，显然各位的加数、被加数是同时并行到达各位的输入端，而各位的进位输入信号，则需由低位开始逐级向高位传送；换句话说，每一位的相加结果都必须等到低一位的进位产生以后才能建立起来，最高位的全加器，必须等到各低位全部完成相加运算完成并送来进位信号之后，才能产生运算结果。由上面分析可知，串行进位加法器的运算速度较低，在最不利的情况下，4 位串行进位加法器做一次加法运算需要经过 4 个全加器的传输时间才能得到运算结果。位数越多，运算速度越低。但是电路简单实现
7、比较容易。（2）超前进位加法器为了提高运算速度，必须减小或去除由于进位信号逐级传送所花费的时间，或者使每位的进位置由加数和被加数来决定而与地位的进位信号无关。为此，通常采用超前进位的方法构成加法器。定义 Gi=AiBi 为进位生成变量。Pi = Ai + Bi 为进为传送变量。则： 第 I 位进位表达式是：Ci = Gi + PiCi-1 Gi 十 Pi Gi-l十 Pi Pi-1Gi-2十十 Pi Pi-1PlG0十 Pi Pi-1PlC-1其中 Gi = Ai Bi 为进位生成变量， Pi = Ai Bi 为进位传送变量由上式可以看出，第 i 位的进位信号仅与进位生成变量 Gi，进位传送变
8、量 Pi 和最低位的进位信号 C-l有关。由于 C-l0，所以第 i 位的进位信号仅与两个二进制数的 Ai-1 ， Ai-2，AO 和 Bi-1，Bi-2，B0 有关，加快了进位信号的传递时间。按照上述原理构成的 4 位超前进位加法器 7415283 的逻辑电路图及逻辑符号图示于图3-3-26。由图可见，各位全加器的结构是类似的，仅各位超前进位函数的项数不同。根据图 3-3-26 可以写出输出信号的逻辑式。各个进位和各位的本位和：Co = Go +PoC-1C1 = G1 + P1Go + P1P0C-1C2 = G2 + P2G1 + P2P1Go + P2P1PoC-1C3 = G3 +
9、P3G2 + P3P2G1 + P3P2P1Go + P3P2P1PoC-1S0 = Ao Bo C-1S1 = A1 B1 C0 S2 = A2 B2 C1S3 = A3 B3 C2两位二进制数的最低位 AO和 Bo 经与非门，得到反函数形式的超前进位生成变量，即 GOAoBo 同样，Ao 和 BO 经或非门得到反函数形式的超前进位的传送变量。3一位加减器在控制变量的作用下，既能做加法运算又能做减法运算的逻辑电路称为加减器。下面我们分析一位全减器。假定一位二进制数 Ai 为被减数，Bi 为减数，来自低位的借位用 Cb表示，Di 为全减器的全减差，Cb 为借位输出。按照二进制数的减法运算规则可
10、得到全减器的真值表如表3314 所示。 分析表 3-3-14 可知，全减器是一个三输入(Ai、Bi、Cb)、二输出(Di、Cb)的逻辑函数。全减器输出逻辑函数的最小项表达式为：DiAi Bi CbbiiibCBAC全加和 Si 与全减差 Di 的逻辑表达式是完全类似的。全加器的进位输出 Cj 和全减器的借位输出 Cb 之间有无关系? 由前面的分析可知，全加器的进位输出 Ci 和全减器的借位输出 Cb 的最小项表达式, 二式的结构完全相同，但是进位函数中 Ai 为原变量，而借位函数中 Ai 为反变量。只要使 Ai 变量通过一个可控的反相器，再加到全加器，则进位函数和借位函数就可在同一输出端得到。设 X 为加、减控制变量，用一个异或门就可实现上式要求的可控反相功能。由全加器构成的加减器逻辑电路如图 3-3-27 所示.若 X0，则 XAiAi， 实现加法功能。若 Xl，则 XAi ， 实现减法功能。A
