《电工电子技术教学课件作者谢国民11》由会员分享，可在线阅读，更多相关《电工电子技术教学课件作者谢国民11（59页珍藏版）》请在金锄头文库上搜索。
1、第11章 组合逻辑电路,11.1 概述 11.2 组合逻辑电路的分析和设计 11.3 常用的集成组合逻辑电路 11. 4 组合逻辑电路中的竞争一冒险现象,返回,. 概 述,数字电路根据逻辑功能的不同特点,可以分成两大类,一类叫组合逻辑电路(简称组合电路),另一类叫时序逻辑电路(简称时序电路).组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关.因此,组合逻辑电路中没有存储元件,门电路是组合逻辑电路中的基本元件.时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入,而且还与电路原来的状态有关,即时序逻辑电路具有“记忆”功能.因此,时序逻辑电路
2、中一定要有存储元件,存储器是时序逻辑电路的基本元件. 组合逻辑电路可用图-所示的框图表示,它可以有一个或多个输入端,也可以有一个或多个输出端.图中A、A、An 表示输入变量,Y、Y、Ym 表示输出变量.,下一页,返回,. 概 述,输出与输入之间的逻辑关系可以用逻辑函数表示,上一页,返回,. 组合逻辑电路的分析和设计,. 组合逻辑电路的分析 所谓组合逻辑电路的分析,就是已知组合逻辑电路,通过分析得到该电路的逻辑功能. 分析组合逻辑电路的步骤大致如下:已知逻辑图写逻辑式运用逻辑代数化简或变换列逻辑状态表分析逻辑功能. . 组合逻辑电路的设计 组合逻辑电路的设计就是根据给出的实际逻辑问题,求出实现该
3、逻辑功能的最简单的逻辑电路.所谓“最简”,是指电路所用的逻辑器件数目最少、种类最少,而且器件之间的连线也最少. 组合逻辑电路的设计步骤大致如下:已知逻辑要求列逻辑状态表写逻辑式运用逻辑代数化简或变换画逻辑图.,上一页,返回,. 常用的集成组合逻辑电路,. 编码器 在数字系统中,所谓编码,是将字母、数字、符号等信息编成一组二进制代码的过程.编码器就是实现编码操作的电路,它广泛应用于键盘电路.下面介绍三种编码器. 二进制编码器 二进制编码器是将各输入信号编成对应的二进制代码的电路.例如,要求将I、I、I、I、I、I、I、I八个输入信号编成对应的二进制代码而输出,其编码过程如下. )确定二进制代码的
4、位数 因为输入有个信号,即N,根据nN 的关系可知n,即编码器输出为三位二进制代码,用Y、Y、Y表示.这种编码器通常称为/线编码器.,下一页,返回,. 常用的集成组合逻辑电路,)列编码表 由于编码器每次只能对一个信号编码,个输入信号互相排斥,不允许两个或两个以上的输入信号为,因此,可用简化的逻辑状态表(即编码表)表示待编码的输入信号和对应的二进制输出代码的逻辑关系.用三位二进制代码表示八个信号的方案很多,各种编码方案都有自己的规律和特点,表-所列的是其中的一种. )由编码表写出逻辑式,上一页,下一页,返回,. 常用的集成组合逻辑电路,)由逻辑式画出逻辑图 逻辑图如图-所示.例如,当I,其余为时
5、,则输出为;当I,其余为时,则输出为.二进制代码和分别表示输入信号I 和I.当II 均为时,输出为,即表示I. .二十进制编码器 将十进制数编成二进制代码的电路,称为二十进制编码器.这种编码器输入的是十个数码,输出的是一组二进制代码,即二十进制码,简称BCD码. )确定二进制代码的位数 因为输入有个数码,即N,根据nN 的关系可知n,即编码器输出为四位二进制代码.,上一页,下一页,返回,. 常用的集成组合逻辑电路,)列编码表 四位二进制代码共有种状态,其中任何种状态都可表示十个数码,方案很多.最常用的是编码方式,就是在四位二进制代码的种状态中取出前面种状态,表示十个数码,后面种状态去掉,见表-
6、.二进制代码各位的所代表的十进制数从高位到低位依次是、,称之为“权”,而后把每个数码乘以各位的“权”,相加,即得出该二进制代码所表示的一位十进制数. )由编码表写出逻辑式,上一页,下一页,返回,. 常用的集成组合逻辑电路,)由逻辑式画出逻辑图(图-) 计算机的键盘输入电路就是由编码器组成的.图-是有个按键的码编码器的逻辑图.按下某个按键,输入相应的一个十进制数码. .优先编码器 上述编码器每次只允许一个输入端上有信号,而优先编码器允许同时输入两个以上的编码信号,编码器给所有的输入信号规定了优先顺序,当多个输入信号同时出现时,只对其中优先级最高的一个进行编码.,上一页,下一页,返回,. 常用的集
7、成组合逻辑电路,. 译码器 译码是编码的反过程.编码是将某种信号或十进制的个数码(输入)编成二进制代码输出.译码是将二进制代码(输入)按其编码时的原意译成对应的信号或十进制数码(输出).实现译码的电路称为译码器. .二进制译码器 二进制译码器是将二进制代码按其编码时的原意译成对应的输出信号.n 位二进制代码,有n 个状态编码,由于二进制译码器可以译出输入变量的全部状态组合,因此又称为变量译码器. 例如,一个三位二进制译码器,共有种不同的状态组合,因此,译码器应有个输出状态与其对应.译码过程如下: )列出译码器的状态表,上一页,下一页,返回,. 常用的集成组合逻辑电路,)由状态表写出逻辑式 )由
8、逻辑式画出逻辑图(图-) 这种三位二进制译码器也称线线译码器,最常用的是LS型译码器,表-就是它的功能表.它还有一个使能端S和两个控制端 .S 高电平有效,S时,可以译码; S 时,禁止译码,输出全为 和 低电平有效,若均为,可以译码;若其中有或全,则禁止译码,输出也全为.其逻辑符号如图-所示.,上一页,下一页,返回,. 常用的集成组合逻辑电路,.二十进制显示译码器 在数字仪表、计算机和其他数字系统中,常常要把测量数据和运算结果用十进制数显示出来.这就要用显示译码器,它能够把“”二十进制代码译成能用显示器件显示出的十进制数. 常 用的显示器件有半导体数码管、液晶数码管和荧光数码管等.下面只介绍
9、半导体数码管. )半导体数码管 半导体数码管(或称LED数码管)的基本单元是PN 结,目前较多采用磷砷化镓做成的PN 结,当外加正向电压时,就能发出清晰的光线.单个PN 结可以封装成发光二极管,多个PN 结可以按分段式封装成半导体数码管,其管脚排列如图-所示.发光二极管的工作电压为.V,工作电流为几毫安到十几毫安,寿命很长.,上一页,下一页,返回,. 常用的集成组合逻辑电路,半导体数码管将十进制数码分成七个字段,每段为一发光二极管,其字形机构如图- (b)所示.选择不同字段发光,可显示出不同字形.例如,当a、b、c、d、e、f、g七个字段全亮时,显示;b、c段亮时,显示.半导体数码管中七个发光
10、二极管有共阴极和共阳极两种接法,如图-所示.前者,某一字段接高电平时发光;后者,接低电平时发光.使用时每个管要串联限流电阻. )七段显示译码器 七段显示译码器的功能是把“”二十进制代码译成对应于数码管的七个字段信号,驱动数码管,显示出相应的十进制数码.如果采用共阳极数码管,则七段显示译码器的功能表如表-所示;如采用共阴极数码管,则输出状态应和表-所示的相反,即和对换.,上一页,下一页,返回,. 常用的集成组合逻辑电路,表-所列举的是LS型译码器的功能表,图-是它的外引线排列图.它有四个输入端A、A、A、A和七个输出端 (低电平有效),后者接数码管七段.此外,还有三个输入控制端,其功能如下: (
11、)试灯输入端 .用来检验数码管的七段是否正常工作.当 , 时,无论A、A、A、A为何状态,输出 均为,数码管七段全亮,显示“”字. ()灭灯输入端 .当 ,无论其他输入信号为何状态,输出 均为,七段全灭,无显示.,上一页,下一页,返回,. 常用的集成组合逻辑电路,()灭输入端 .当 , , 时,只有当AAAA时,输出 均为,不显示“”字;这时,如果 ,则译码器正常输出,显示“”.当AAAA为其他组合时,不论 为或,译码器均可正常输出.此输入控制信号常用来消除无效.例如,可消除.前两个,则显示出. 上述三个输入控制端均为低电平有效,在正常工作时均接高电平. 图-是LS型译码器和共阳极BS型半导体
12、数码管的连接图.,上一页,下一页,返回,. 常用的集成组合逻辑电路,. 数据选择器 数据选择器的功能是根据地址选择码从多路输入数据中选择一路送到输出,其功能类似于一个单刀多掷开关.它有n 位地址输入、n 位数据输入、位输出,每次在地址输入的控制下,从多路输入数据中选择一路输出.下面以选数据选择器为例介绍数据选择器的功能及工作原理. 如图-所示为选数据选择器的逻辑符号及功能示意图.根据前面介绍的数据选择器的功能,可以列出选数据选择的逻辑功能表,如表-所示.其中DD为数据输入端,AA为地址输入端.,上一页,下一页,返回,. 常用的集成组合逻辑电路,由功能表可以写出输出与输入之间的逻辑表达式: 由表
13、达式画出选数据选择器的逻辑电路图,如图-所示. LS是一种集成的双选数据选择器逻辑器件,其内部包含两个选数据选择器,它们的数据输入端分别为D、D、D、D和D、D、D、D,数据输出端分别为Y和Y,它们有公共的地址输入端A、A,还各自有一个使能控制端S和S,低电平有效,即只有当 时,数据选择器才能正常工作,否则数据输出端锁定在低电平.输入与输出之间的逻辑表达式为: 双选数据选择器LS逻辑符号如图-所,上一页,下一页,返回,. 常用的集成组合逻辑电路,. 加法器 两个二进制数之间的加、减、乘、除算术运算,目前在计算机中都是化作若干步加法运算进行的.因此,加法器是构成算术运算的基本单元. .位加法器
14、)半加器 如果不考虑有来自低位的进位而是只将两个位二进制数相加,即只有加数和被加数两个数相加,这种加法运算称为半加运算.实现半加运算的电路叫作半加器. 按照二进制加法运算的规则,列出半加器真值表,如表-所示.其中A、B是加数和被加数,S是相加的和输出,CO是向相邻高位的进位输出.,上一页,下一页,返回,. 常用的集成组合逻辑电路,根据真值表写出逻辑函数式并化简: 画出半加器的逻辑图,如图- (a)所示,图- (b)为半加器的逻辑符号. )全加器 两个多位二进制数相加时,除了最低位以外.其他每一位相加时都需要考虑低位的进位,即加数、被加数和低位进位个数相加,这种加法运算称为全加运算,实现全加运算的电路叫作全加器. 全加器真值表如表-所示.Ai、Bi、Ci分别为第i位的加数、被加数和低位的进位,Si为第i 位的和输出,Ci为向高位的进位输出.,上一页,下一页,返回,. 常用的集成组合逻辑电路,根据真值表写出输出逻辑函数式: 画出全加器的逻辑图,如图-所示.,上一页,下一页,返回,. 常用的集成组合逻辑电路,全加器也可用两个半加器和一个“或”门组成,如图-所示.Ai 和Bi 在第一个半加器中相加,得出的结果再和Ci在第二个半加器中相加,即得出全加和Si.两个半加器的进位数通
