《自动售货机课程设计.doc》由会员分享，可在线阅读，更多相关《自动售货机课程设计.doc（34页珍藏版）》请在金锄头文库上搜索。
1、唐 山 学 院 EDA技术 课 程 设 计 题 目 自动售货机控制器设计 系 (部) 班 级 姓 名 学 号 指导教师 年 月 日至 月 日 共 周 年 月 日 EDA技术 课程设计任务书一、设计题目、内容及要求设计题目：自动售货机控制器设计设计内容：（1）设计一个自动售货机，此机能出售1元、5元、10元三种商品。出售哪种商品可由顾客按动相应的一个按键即可，并同时用数码管显示出此商品的价格；（2）顾客投入硬（纸）币的钱数也是有1元、5元、10元三种，但每次只能投入其中的一种币，此操作通过按动相应的一个按键来模拟，并同时用数码管将投币额显示出来；（3）顾客投币后，按一次确认键，如果投币额不足时则
2、报警，报警时间3秒。如果投币额足够时自动送出货物（送出的货物用相应不同的指示灯显示来模拟），同时多余的钱应找回，找回的钱数用数码管显示出来；（4）顾客一旦按动确认键3秒后，自动售货机即可自动恢复到初始状态，此时才允许顾客进行下一次购货操作；（5）售货机还应具有供商家使用的累加卖货额的功能，累加的钱数要用数码管显示，显示2位即可。此累加器只有商家可以控制清零；（选作内容）（6）此售货机要设有一个由商家控制的整体复位控制；设计要求：（1）根据任务要求确定状态关系，画出状态转换图； （2）写出设计程序；（3）给出时序仿真结果； （4）最后要有设计总结；二、设计原始资料Quartus软件，EDA实验箱
3、三、要求的设计成果（课程设计说明书、设计实物、图纸等）课程设计说明书四、进程安排第一周：周1-周5 查阅资料并编写程序，第二周：周1-周4 上机调试程序并撰写课程设计说明书第二周：周5下午 课程设计答辩并交设计说明书五、主要参考资料1.Voknei A.Pedroni.VHDL数字电路设计教程.电子工业出版社，2008.52.潘松，黄继业.EDA技术实用教程（第二版）.科学出版社，2005.23.焦素敏.EDA应用技术.清华大学出版社，2002.4指导教师（签名）：教研室主任（签名）：课程设计成绩评定表出勤情况出勤天数 缺勤天数成绩评定出勤情况及设计过程表现（20分）课设答辩（20分）设计成果
4、（60分）总成绩（100分）提问（答辩）问题情况综合评定 指导教师签名： 年 月 日中部石漠化综合防治水土保持区，要加强林草植被的保护与恢复，加强山洪地质灾害防治，加强石漠化综合治理，遏制石漠化蔓延，增强区域水土保持能力；东部生物多样性保护水土保持区，要加强自然保护区建设和流域水土流失区综合治理，切实保护生物多样性和特有自然景观，增强森林生态系统功能。目 录1 引言12 VHDL介绍22.1硬件描述语言VHDL22.2VHDL语言的特点33 Quartus II介绍43.1 Quartus II软件介绍43.2 Quartus II软件界面介绍43.2.1代码输入界面43.2.2编译界面53.
5、2.3波形仿真界面54自动售货机控制器设计与仿真74.1设计内容74.2输入与输出说明74.3状态转换图84.4程序及仿真波形分析85引脚设定及下载分析185.1引脚设定185.2程序下载185.3结果分析196设计总结20参考文献21附录221 引言VHDL的英文全名是VHSIC（Very High Speed Integrated Circuit）Hardware Descriptiong Language, 翻译成中文就是超高速集成电路硬件描述语言，诞生于1982年。1987年底，VHDL被美国国防部确认为标准硬件描述语言 。自IEEE公布了VHDL的标准版本，IEEE-1076之后，各
6、EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本。现在，VHDL和Verilog作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中，VHDL于Verilog语言将承担起大部分的数字系统设计任务。目前，它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC。随着E
7、DA技术的高速发展，电子系统的设计技术和工具发生了深刻的变化，大规模可编程逻辑器件CPLDFPGA的出现，给设计人员带来了诸多方便。利用它进行产品开发，不仅成本低、周期短、可靠性高，而且具有完全的知识产权。利用VHDL语言设计自动售货机，使其实现自动售货，找零钱等功能，突出了其作为硬件描述语言的良好的可读性、可移植性和易读性等优点。此程序通过下载到特定芯片后，可应用于实际的自动售货机系统中。本文基于FPGA开发系统，在QuartusII 7.2软件平台上，完成了自动售货机控制器的设计和与仿真，并下载到试验箱进行硬件实现。首先，本文介绍了QuartusII 7.2软件的基本使用方法和VHDL硬件
8、描述语言的特点，采用VHDL 硬件描述语言描述自动售货机控制器，完成对电路的功能仿真；在设计过程中，重点探讨了自动售货机控制器的设计思路和功能模块划分；然后，初步探讨了电路逻辑综合的原理，该软件对自动售货机控制器电路进行了逻辑综合；最后，使用EDA实验开发系统进行电路的下载和验证，验证结果表明设计的自动售货机控制器完成了预期的功能。2 VHDL介绍2.1硬件描述语言VHDLVHDL是一种硬件描述语言，它可以对电子电路和系统的行为进行描述。硬件描述语言(VHDL)是一种用于设计硬件电子系统的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式，与传统的门级描述方式相比，它更
9、适合大规模系统的设计。VHDL语言可读性强，易于修改和发现错误。早期的硬件描述语言，如ABEL、HDL、AHDL，由不同的EDA厂商开发，互不兼容，而且不支持多层次设计，层次间翻译工作要由人工完成。为了克服以上不足，1985年美国国防部正式推出了高速集成电路硬件描述语言VHDL，1987年IEEE采纳VHDL为硬件描述语言标准(IEEE-STD-1076)。传统的硬件电路设计方法是采用自下而上的设计方法，即根据系统对硬件的要求，详细编制技术规格书，并画出系统控制流图；然后根据技术规格书和系统控制流图，对系统的功能进行细化，合理地划分功能模块，并画出系统的功能框图；接着就进行各功能模块的细化和电
10、路设计；各功能模块电路设计、调试完成后，将各功能模块的硬件电路连接起来再进行系统的调试，最后完成整个系统的硬件设计。采用传统方法设计数字系统，特别是当电路系统非常庞大时，设计者必须具备较好的设计经验，而且繁杂多样的原理图的阅读和修改也给设计者带来诸多的不便。为了提高开发的效率，增加已有开发成果的可继承性以及缩短开发周期，各ASIC研制和生产厂家相继开发了具有自己特色的电路硬件描述语言(Hardware Description Language，简称HDL)。但这些硬件描述语言差异很大，各自只能在自己的特定设计环境中使用，这给设计者之间的相互交流带来了极大的困难。因此，开发一种强大的、标准化的硬
11、件描述语言作为可相互交流的设计环境已势在必行。于是，美国于1981年提出了一种新的、标准化的HDL，称之为VHSIC(Very High Speed Integrated Circuit) Hardware Description Language，简称VHDL。这是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。设计者可以利用这种语言来描述自己的设计思想，然后利用电子设计自动化工具进行仿真，再自动综合到门电路，最后用PLD实现其功能。VHDL是一种全方位的硬件描述语言，包括系统行为级。寄存器传输级和逻辑门多个设计层次，支持结构、数据流和行为三种描述形式的混合描述，因此VHDL几乎覆盖
12、了以往各种硬件语言的功能，整个自顶向下或由下向上的电路设计过程都可以用VHDL来完成。VHDL还具有以下优点：(1)VHDL的宽范围描述能力使它成为高层进设计的核心，将设计人员的工作重心提高到了系统功能的实现与调试，而花较少的精力于物理实现。(2)VHDL可以用简洁明确的代码描述来进行复杂控制逻辑设计，灵活且方便，而且也便于设计结果的交流、保存和重用。(3)VHDL的设计不依赖于特定的器件，方便了工艺的转换。(4)VHDL是一个标准语言，为众多的EDA厂商支持，因此移植性好。关于VHDL语言，最后需要说明的是：与常规的顺序执行的计算机程序不同，VHDL从根本上讲是并发执行的。因此，我们通常称之
13、为代码，而不是程序。在VHDL中，只有在进程(PROCESS)、函数(FUNCTION)和过程(PROCEDURE)内部的语句才是顺序执行的。2.2VHDL语言的特点具有良好的可读性，即容易被计算机接受，也容易被读者理解。使用期长，不会因工艺变化而使描述过时。因为VHDL的硬件描述与工艺无关，当工艺改变时，只需修改相应程序中的属性参数即可。当电路系统采用VHDL语言设计其硬件时，与传统的电路设计方法相比较，具有如下的特点：第一层次是行为描述。所谓行为描述，实质上就是对整个系统的数学模型的描述。一般来说，对系统进行行为描述的目的是试图在系统设计的初始阶段，通过对系统行为描述的仿真来发现设计中存在
14、的问题。在行为描述阶段，并不真正考虑其实际的操作和算法用何种方法来实现，而是考虑系统的结构及其工作的过程是否能到达系统设计的要求。第二层次是RTL方式描述。这一层次称为寄存器传输描述(又称数据流描述)。如前所述，用行为方式描述的系统结构的程序，其抽象程度高，是很难直接映射到具体逻辑元件结构的。要想得到硬件的具体实现，必须将行为方式描述的VHDL语言程序改写为RTL方式描述的VHDL语言程序。也就是说，系统采用RTL方式描述，才能导出系统的逻辑表达式，才能进行逻辑综合。第三层次是逻辑综合。即利用逻辑综合工具，将RTL方式描述的程序转换成用基本逻辑元件表示的文件(门级网络表)。此时，如果需要，可将逻辑综合的结果以逻辑原理图的方式输出。此后可对综合的结果在门电路级上进行仿真，并检查其时序关系。由自上而下的设计过程可知，从总体行为设计开始到最终的逻辑综合，每一步都要进行仿真检查，这样有利于尽早发现设计中存在的问题，从而可以大大缩短系统的设计周期。由于目前众多制造PLD芯片的厂家，其工具软件均支持VHDL语言的编程。所以利用VHDL语言设计数字系统时，可以根据硬件电路的设计需要，自
