第五章时序逻辑电路

《第五章时序逻辑电路》由会员分享，可在线阅读，更多相关《第五章时序逻辑电路（145页珍藏版）》请在金锄头文库上搜索。

1、第五章第五章 时序逻辑电路时序逻辑电路Chapter 5 Sequential Logic Circuit第五章第五章 时序逻辑电路时序逻辑电路数字电子技术数字电子技术5.15.1概述概述5.35.3同步时序逻辑电路分析同步时序逻辑电路分析5.25.2时序逻辑电路的三种基本描述方法时序逻辑电路的三种基本描述方法5.45.4异步时序逻辑电路分析异步时序逻辑电路分析5.65.6几种常见的时序逻辑电路几种常见的时序逻辑电路5.55.5时序逻辑电路的设计方法及设计实例时序逻辑电路的设计方法及设计实例5.75.7时序逻辑电路的竞争冒险现象时序逻辑电路的竞争冒险现象2021/8/615.15.1概述概述5

2、.1 5.1 概述概述数字电子技术数字电子技术一、时序逻辑电路的基本特点：一、时序逻辑电路的基本特点：图图5.1.1 5.1.1 串行加法器电路串行加法器电路图图5.1.2 5.1.2 时序逻辑电路结构框图时序逻辑电路结构框图2021/8/625.1 5.1 概述概述数字电子技术数字电子技术结构上：结构上：1、由、由组合电路组合电路和和存储电路存储电路两部分构成；两部分构成； 2、存储电路的输出、存储电路的输出必须反馈必须反馈到组合逻辑电路到组合逻辑电路 的输入端，并与输入信号一起共同决定组的输入端，并与输入信号一起共同决定组 合逻辑电路下一状态的输出。合逻辑电路下一状态的输出。功能上：功能上

3、：任一时刻的输出不仅取决于当时的任一时刻的输出不仅取决于当时的输入信号输入信号， 而且还取决于而且还取决于电路原来的状态电路原来的状态，即与以前的输，即与以前的输 入和输出也有关系。入和输出也有关系。2021/8/635.1 5.1 概述概述数字电子技术数字电子技术结合时序逻辑电路的结构框图，令结合时序逻辑电路的结构框图，令:二、时序逻辑电路的逻辑描述：二、时序逻辑电路的逻辑描述：2021/8/645.1 5.1 概述概述数字电子技术数字电子技术则它们之间的逻辑关系可描述为：则它们之间的逻辑关系可描述为：2021/8/655.1 5.1 概述概述数字电子技术数字电子技术用向量形式表达为：用向量

4、形式表达为： 一个时序逻辑电路可以用这三个方程清楚的一个时序逻辑电路可以用这三个方程清楚的描述出来。此描述出来。此三大方程三大方程为分析和设计时序逻辑电为分析和设计时序逻辑电路的路的关键关键。2021/8/665.1 5.1 概述概述数字电子技术数字电子技术【例【例5.1.15.1.1】试分析图试分析图5.1.35.1.3所示时序逻辑电路的逻辑所示时序逻辑电路的逻辑功能，写出它的驱动方程、状态方程和输出方程。功能，写出它的驱动方程、状态方程和输出方程。图图5.1.3 5.1.3 【例【例5.1.15.1.1】电路图】电路图2021/8/675.1 5.1 概述概述数字电子技术数字电子技术三、时

5、序逻辑电路的分类：三、时序逻辑电路的分类： 1、按、按触发器的动作特点触发器的动作特点可分为：可分为： 同步同步时序逻辑电路时序逻辑电路有统一的有统一的CP; 异步异步时序逻辑电路时序逻辑电路无统一的无统一的CP。 2、按、按输出信号的特点输出信号的特点可分为：可分为： 米利型（米利型（Mealy）输出由输出由输入变量输入变量和和存储存储 电路的原态电路的原态决定；决定； 穆尔型（穆尔型（Moore）输出仅取决于输出仅取决于存储电路存储电路 的原态的原态。 可见，穆尔型是米利型的特例。可见，穆尔型是米利型的特例。2021/8/685.2 5.2 时序逻辑电路的三种基本描述方法时序逻辑电路的三种

6、基本描述方法数字电子技术数字电子技术5.25.2时序逻辑电路的三种基本描述方法时序逻辑电路的三种基本描述方法描述时序电路逻辑功能的方法有描述时序电路逻辑功能的方法有 从理论而言：从理论而言： 驱动方程驱动方程、状态方程状态方程、输出方程输出方程 从完整性和直观性而言：从完整性和直观性而言： 状态转换表状态转换表、状态转换图状态转换图、时序图时序图 三大方程三大方程与与三大图表三大图表之间可以相互转换。之间可以相互转换。2021/8/695.2 5.2 时序逻辑电路的三种基本描述方法时序逻辑电路的三种基本描述方法数字电子技术数字电子技术（一）状态转换表（一）状态转换表（State Table）

7、若将任何一组输入变量及电路初态的取值代入状态方若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算出电路的程和输出方程，即可算出电路的次态次态和和现态下的输出值现态下的输出值，以得到的次态作为新的初态，和这时的输入变量取值一起以得到的次态作为新的初态，和这时的输入变量取值一起再代入状态方程和输出方程进行计算，又得到一组新的次再代入状态方程和输出方程进行计算，又得到一组新的次态和输出值。如此继续下去，把全部的计算结果列成真值态和输出值。如此继续下去，把全部的计算结果列成真值表的形式，就得到了状态转换表。表的形式，就得到了状态转换表。【例【例5.2.15.2.1】试列出【例试列出【例

8、5.1.15.1.1】所示电路的状态转换表。】所示电路的状态转换表。2021/8/6105.2 5.2 时序逻辑电路的三种基本描述方法时序逻辑电路的三种基本描述方法数字电子技术数字电子技术（二）状态转换图（二）状态转换图（State Diagram） 为了以更加形象的方式直观的显示出时序电路的逻辑为了以更加形象的方式直观的显示出时序电路的逻辑功能，可以进一步把状态转换表的内容表示成状态转换图功能，可以进一步把状态转换表的内容表示成状态转换图的形式。将状态转换表表示成转换图时，是以小圆圈表示的形式。将状态转换表表示成转换图时，是以小圆圈表示电路的各个状态，圆圈中填入存储单元的状态值，圆圈之电路的

9、各个状态，圆圈中填入存储单元的状态值，圆圈之间用箭头表示状态转换的方向，在箭头旁注明间用箭头表示状态转换的方向，在箭头旁注明状态转换前状态转换前的输入变量取值和输出值，输入和输出用斜线分开，斜线的输入变量取值和输出值，输入和输出用斜线分开，斜线上方写输入值，下方写输出值。上方写输入值，下方写输出值。【例【例5.2.25.2.2】试画出【例试画出【例5.1.15.1.1】所示电路的状态转换图。】所示电路的状态转换图。2021/8/6115.2 5.2 时序逻辑电路的三种基本描述方法时序逻辑电路的三种基本描述方法数字电子技术数字电子技术（三）时序图（三）时序图（Timing Diagram） 为便

10、于用实验的方法检查时序电路的逻辑功能，还为便于用实验的方法检查时序电路的逻辑功能，还可以将状态转换表的内容画成时间波形的形式。在时钟可以将状态转换表的内容画成时间波形的形式。在时钟脉冲序列作用下，电路状态、输出状态随时间变化的波脉冲序列作用下，电路状态、输出状态随时间变化的波形图叫做时序图。特别注意：形图叫做时序图。特别注意：画时序图时画时序图时，应在，应在CP触触发沿到来时更新所有的状态，即画完各发沿到来时更新所有的状态，即画完各Qi的状态后，的状态后，输输出（非出（非Qi的情况）的时序图应按的情况）的时序图应按组合逻辑处理组合逻辑处理。【例【例5.2.35.2.3】试画出【例试画出【例5.

11、1.15.1.1】所示电路的时序图。】所示电路的时序图。2021/8/6125.3 5.3 同步同步时序逻辑电路的分析时序逻辑电路的分析数字电子技术数字电子技术5.35.3同步时序逻辑电路的分析同步时序逻辑电路的分析所谓所谓“分析分析” 即找出给定时序电路的逻辑功能。即找出给定时序电路的逻辑功能。同步时序电路分析的同步时序电路分析的“核心核心” 借助触发器的新状态（次态）表达式列出借助触发器的新状态（次态）表达式列出时序电路的状态转换表或画出状态转换图。时序电路的状态转换表或画出状态转换图。2021/8/6135.3 5.3 同步同步时序逻辑电路的分析时序逻辑电路的分析数字电子技术数字电子技术

12、同步时序电路分析的同步时序电路分析的一般步骤一般步骤： 1、从给定的逻辑图中写出每个触发器的、从给定的逻辑图中写出每个触发器的驱动方程驱动方程； 2、把得到的这些驱动方程代入相应触发器的特性方程，、把得到的这些驱动方程代入相应触发器的特性方程，得出每个触发器的状态方程，从而得到由这些状态方程组成的得出每个触发器的状态方程，从而得到由这些状态方程组成的整个时序电路的整个时序电路的状态方程组状态方程组； 3、根据逻辑图写出电路的、根据逻辑图写出电路的输出方程输出方程； 4、列出该电路的、列出该电路的状态转换表状态转换表； 5、根据状态表画出、根据状态表画出状态转换图（或时序图）状态转换图（或时序图

13、）； 6、根据图表、根据图表描述电路的逻辑功能描述电路的逻辑功能，并进行，并进行自启动验证自启动验证。2021/8/6145.3 5.3 同步同步时序逻辑电路的分析时序逻辑电路的分析数字电子技术数字电子技术【例【例5.3.15.3.1】分析图分析图5.3.15.3.1所示的同步时序电路。其中所示的同步时序电路。其中FFFF1 1、FFFF2 2和和FFFF3 3是下降沿触发的是下降沿触发的JKJK触发器，输入端悬空时相当于触发器，输入端悬空时相当于“1”“1”状态。状态。图图5.3.1 5.3.1 【例【例5.3.15.3.1】电路图】电路图2021/8/6155.3 5.3 同步同步时序逻辑

14、电路的分析时序逻辑电路的分析数字电子技术数字电子技术图图5.3.2 5.3.2 【 例例5.3.15.3.1】时序图】时序图【例【例5.3.25.3.2】分析图分析图5.3.25.3.2所示的同步时序电路。所示的同步时序电路。图图5.3.3 5.3.3 【例【例5.3.25.3.2】电路图】电路图CP如何自启动？如何自启动？2021/8/6165.4 5.4 异步异步时序逻辑电路的分析时序逻辑电路的分析数字电子技术数字电子技术5.45.4异步时序逻辑电路的分析异步时序逻辑电路的分析一、异步时序逻辑电路的特点：一、异步时序逻辑电路的特点： 1、所有触发器的、所有触发器的CP端并端并没有没有完全连

15、接在一起；完全连接在一起； 2、不是所有触发器状态的变化都与时钟脉冲同步；、不是所有触发器状态的变化都与时钟脉冲同步； 3、有时钟信号有时钟信号的触发器才需要用特性方程计算次态，的触发器才需要用特性方程计算次态，而而没有时钟信号没有时钟信号的触发器将保持原来的状态不变。的触发器将保持原来的状态不变。二、举例说明异步时序逻辑电路的分析方法和步骤。二、举例说明异步时序逻辑电路的分析方法和步骤。 【例【例5.4.15.4.1】试分析如图试分析如图5.4.15.4.1所示的异步时序电路的所示的异步时序电路的逻辑功能。逻辑功能。2021/8/617数字电子技术数字电子技术5.4 5.4 异步异步时序逻辑

16、电路的分析时序逻辑电路的分析图图5.4.1 5.4.1 【例【例5.4.15.4.1】电路图】电路图图图5.4.2 5.4.2 【 例例5.4.15.4.1】状态转换图】状态转换图2021/8/618数字电子技术数字电子技术5.5 5.5 时序逻辑电路的设计方法与设计实例时序逻辑电路的设计方法与设计实例5.55.5同步时序逻辑电路的设计方法与设计实例同步时序逻辑电路的设计方法与设计实例5.5.1 同步时序逻辑电路的设计方法及实例同步时序逻辑电路的设计方法及实例 所谓时序逻辑电路设计，即要求设计者根据给出的所谓时序逻辑电路设计，即要求设计者根据给出的 具体逻辑问题，求出实现这一逻辑功能的逻辑电路

17、。具体逻辑问题，求出实现这一逻辑功能的逻辑电路。 时序逻辑电路设计的分类：时序逻辑电路设计的分类：分分类类时钟时钟统一统一是是否否同步同步时序逻辑电路设计时序逻辑电路设计异步异步时序逻辑电路设计时序逻辑电路设计2021/8/619知识概要知识概要 时序逻辑电路设计的原则：时序逻辑电路设计的原则：最最简简原原则则SSIM/LSI所用触发器和门电路的数目最少，所用触发器和门电路的数目最少，且其输入端数目也最少。且其输入端数目也最少。使用的集成电路数目最少，种类使用的集成电路数目最少，种类最少，相互间的连线也最少。最少，相互间的连线也最少。数字电子技术数字电子技术2021/8/620设计举例设计举例

18、【例【例1 1】试设计一个串行数据检测器。对它的要求是：连试设计一个串行数据检测器。对它的要求是：连续输入三个或三个以上的续输入三个或三个以上的11时输出为时输出为11，其它情况，其它情况输出为输出为0(0(试用上边沿试用上边沿JK-FFJK-FF完成设计完成设计) )。图图1 1 【例【例1 1】总体设计效果示意图】总体设计效果示意图数字电子技术数字电子技术2021/8/621实例分析实例分析【分析】【分析】所设计电路的时序图应如下图所示：所设计电路的时序图应如下图所示：图图2 2 【例【例1 1】设计要求时序分析】设计要求时序分析数字电子技术数字电子技术2021/8/622步骤一：逻辑抽象

19、步骤一：逻辑抽象 具体步骤：具体步骤： （1 1）分析给定的逻辑问题，确定）分析给定的逻辑问题，确定输入变量输入变量、输输出变量出变量以及电路的以及电路的状态数状态数。 （2 2）定义输入、输出逻辑状态和每个变量的含）定义输入、输出逻辑状态和每个变量的含意，并将电路状态顺序编号；意，并将电路状态顺序编号； （3 3）按照题意列出电路的）按照题意列出电路的原始原始状态转换表或画状态转换表或画出出原始原始状态转换图。状态转换图。全目的目的得出电路的原始状态转换图或状态转换表。得出电路的原始状态转换图或状态转换表。数字电子技术数字电子技术2021/8/623解：（一）逻辑抽象解：（一）逻辑抽象 依题

20、意：依题意： 令输入数据为输入变量，用令输入数据为输入变量，用X X表示；表示； 令检测结果为输出变量，用令检测结果为输出变量，用Y Y表示；表示； 设电路在设电路在没有输入没有输入11以前的状态以前的状态为为S S0 0；输入输入1 1个个11后电路转入后电路转入S S1 1状态；状态；连续输入连续输入2 2个个11后电路转入后电路转入S S2 2状态；状态；连续输入连续输入3 3个或个或3 3个以个以上上11以后电路转入以后电路转入S S3 3状态。状态。数字电子技术数字电子技术2021/8/624则可得电路的则可得电路的原始原始状态转换表及状态转换图为：状态转换表及状态转换图为：图图3

21、3 【例【例1 1】的原始状态转换图】的原始状态转换图表表1 1 【例【例1 1】的原始状态转换表】的原始状态转换表数字电子技术数字电子技术2021/8/625步骤二：状态化简步骤二：状态化简表表2 2表表3 3下表中，下表中，A、B、C、D、E代表五种不同电路状态。代表五种不同电路状态。“次态循环次态循环”“次态相同次态相同”“次态交错次态交错”数字电子技术数字电子技术2021/8/626 若两状态在若两状态在相同输入条件下对应的输出完相同输入条件下对应的输出完全相同全相同，且其次态属于下列三种情况之一者，即为且其次态属于下列三种情况之一者，即为等价（效）状态等价（效）状态： 次态次态“完全

22、相同完全相同”； 次态形成次态形成“交错状态交错状态”； 次态构成次态构成“循环循环”情况。情况。目的目的合并等价（效）状态，减少状态数。合并等价（效）状态，减少状态数。定义简数字电子技术数字电子技术2021/8/627【例【例1 1】简化后简化后的状态转换表及状态转换图为的状态转换表及状态转换图为：解解:（二）状态化简（二）状态化简图图4 4 【例【例1 1】的最简状态转换图】的最简状态转换图表表4 4 【例【例1 1】的最简状态转换表】的最简状态转换表数字电子技术数字电子技术2021/8/628步骤三：状态编码（分配）步骤三：状态编码（分配） 状态分配步骤：状态分配步骤： （1 1）需要确

23、定触发器的数目）需要确定触发器的数目N N; ; （2 2）要给每个电路（共）要给每个电路（共M M个）状态规定对个）状态规定对应的触发器状态组合，每组触发器的状态组应的触发器状态组合，每组触发器的状态组合都是一组合都是一组二值代码二值代码。数字电子技术数字电子技术2021/8/629 编码方案编码方案的选择直接影的选择直接影响电路的响电路的复杂复杂程度程度；对异步；对异步时序电路而言，时序电路而言，有时还会产生有时还会产生竞争竞争冒险现冒险现象象。 巧000111100110数字电子技术数字电子技术2021/8/630状态分配的一般原则状态分配的一般原则 “相邻分配相邻分配”：数字电子技术数

24、字电子技术2021/8/631 状态数状态数M=3M=3， 触发器数目触发器数目N=2N=2。解解:（三）状态编码（三）状态编码S0=00S1=01S2=1011即为约束项即为约束项令：令：图图5 5 【例【例1 1】的最简状态转换图】的最简状态转换图【例【例1 1】中，依据原则】中，依据原则进行状态编码，则可分配如下：进行状态编码，则可分配如下：数字电子技术数字电子技术2021/8/632 思考思考：其余选码方式？：其余选码方式？00 01 11 1000 10 11 0100 11 01 1001 00 11 1001 10 11 0010 01 00 1111 01 00 1011 10

25、 00 01数字电子技术数字电子技术2021/8/633步骤四：步骤四：选定触发器类型，求解电路的三大方程选定触发器类型，求解电路的三大方程解解:（四）依题意，选用上边沿（四）依题意，选用上边沿JK-FF。74HC112图图6 6 边沿型边沿型JF-FFJF-FF的逻辑符号及芯片实物图的逻辑符号及芯片实物图宜数字电子技术数字电子技术2021/8/634解解:（四）确定电路的状态方程（四）确定电路的状态方程:图图7(a) 7(a) 【例【例1 1】状态方程求解过程】状态方程求解过程00x001x1S0=00S1=01S2=10数字电子技术数字电子技术2021/8/635解解:（四）确定电路的状态

26、方程（四）确定电路的状态方程:图图7(b) 7(b) 【例【例1 1】状态方程求解过程】状态方程求解过程00x010x0数字电子技术数字电子技术2021/8/636解解:（四）确定电路的输出方程：（四）确定电路的输出方程：图图7(c) 7(c) 【例【例1 1】输出方程求解过程】输出方程求解过程00x000x1数字电子技术数字电子技术2021/8/637步骤五：步骤五：画出逻辑电路设计图画出逻辑电路设计图CP1X&Y【例【例1 1】的逻辑电路图为】的逻辑电路图为：图图8 8 【例【例1 1】设计的逻辑电路图】设计的逻辑电路图数字电子技术数字电子技术2021/8/638步骤六：验证功能，并进行自

27、启动检查步骤六：验证功能，并进行自启动检查方法一：分析验证方法一：分析验证图图9 9 【例【例1 1】功能验证的完整状态转换表】功能验证的完整状态转换表数字电子技术数字电子技术2021/8/639方法二：仿真验证方法二：仿真验证-功能功能0 00 00 01 10 01 11 11 10 00 00 00 01 11 10 0图图10 10 【例【例1 1】FoundationFoundation功能验证功能验证数字电子技术数字电子技术2021/8/640T=20ns图图12 12 【例【例1 1】FoundationFoundation时序验证时序验证至此逻辑设计完毕。至此逻辑设计完毕。方法

28、二：仿真验证方法二：仿真验证-时序时序数字电子技术数字电子技术2021/8/641图图11 11 同步时序逻辑电路的设计过程示意图同步时序逻辑电路的设计过程示意图“简简”“宜宜”总结一总结一同步时序逻辑电路的一般设计流程：同步时序逻辑电路的一般设计流程：“全全”“巧巧”数字电子技术数字电子技术2021/8/642总结二总结二同步时序逻辑电路的特点：同步时序逻辑电路的特点： 工作频率范围较宽；工作频率范围较宽； 工作稳定，不易产生竞争冒险；工作稳定，不易产生竞争冒险； 所设计的电路一般较异步时序逻辑电路复杂。所设计的电路一般较异步时序逻辑电路复杂。 总之，在设计稳定性和工作频率要求较高总之，在设

29、计稳定性和工作频率要求较高的中大规模时序系统时一般采用的中大规模时序系统时一般采用同步时序电路同步时序电路来设计。来设计。数字电子技术数字电子技术2021/8/643问题思考问题思考 异步异步时序逻辑电路与同步时序逻辑电路与同步时序逻辑电路时序逻辑电路 的的设计过程设计过程会有怎样的联系与区别？会有怎样的联系与区别？ 同步同步时序逻辑电路设计时的自启动检查时序逻辑电路设计时的自启动检查 放在设计的最后进行放在设计的最后进行是否合理是否合理？数字电子技术数字电子技术2021/8/644数字电子技术数字电子技术5.5 5.5 时序逻辑电路的设计方法与设计实例时序逻辑电路的设计方法与设计实例 在上一

30、小节介绍同步时序电路的设计步骤时，检在上一小节介绍同步时序电路的设计步骤时，检查电路能否自启动这一步是在最后进行的，若发现电查电路能否自启动这一步是在最后进行的，若发现电路无法自启动，则必须回过头来重新设计。路无法自启动，则必须回过头来重新设计。 那么，是否可以在设计过程中就注意到电路能否那么，是否可以在设计过程中就注意到电路能否自启动，并采取措施加以解决呢？答案是可以。如下自启动，并采取措施加以解决呢？答案是可以。如下例所示：例所示：【例【例2 2】试设计一个能自启动的试设计一个能自启动的3 3位环形计数器。要求它的有位环形计数器。要求它的有效循环状态为：效循环状态为：100 010 001

31、 100100 010 001 100（Q Q1 1Q Q2 2Q Q3 3）。）。5.5.2 时序逻辑电路的自启动设计时序逻辑电路的自启动设计(*)(*)2021/8/645数字电子技术数字电子技术5.5 5.5 时序逻辑电路的设计方法与设计实例时序逻辑电路的设计方法与设计实例10002021/8/646数字电子技术数字电子技术5.5 5.5 时序逻辑电路的设计方法与设计实例时序逻辑电路的设计方法与设计实例5.5.3 异步异步时序逻辑电路的设计方法时序逻辑电路的设计方法(*)(*) 异步时序电路设计除了需完成同步电路所应做的各异步时序电路设计除了需完成同步电路所应做的各项工作以外，还要为每个

32、触发器项工作以外，还要为每个触发器选定合适的时钟信号选定合适的时钟信号。这是异步时序电路设计时所遇到的特殊问题。这是异步时序电路设计时所遇到的特殊问题。 反应在设计步骤上，则在选定触发器类型之后，还反应在设计步骤上，则在选定触发器类型之后，还要为每个触发器选定时钟信号。要为每个触发器选定时钟信号。【例【例3 3】试用试用JK-FFJK-FF设计一个具有自启动能力的异步计数器，其电路设计一个具有自启动能力的异步计数器，其电路转换图如下所示。转换图如下所示。2421B码码2021/8/647数字电子技术数字电子技术5.5 5.5 时序逻辑电路的设计方法与设计实例时序逻辑电路的设计方法与设计实例解：

33、解：（一）、（二）、（三）步无需再做；（一）、（二）、（三）步无需再做； （四）选定触发器类型，得出电路的三大方程。（四）选定触发器类型，得出电路的三大方程。 1）依题意应选择）依题意应选择JK-FF,且由于且由于M=10，所以，所以N=4，即需用，即需用4个个JK-FF完成设计。完成设计。 2）画出电路的时序图；）画出电路的时序图； 异步电路的设计与同步设计的不同之处在于：异步电路的设计与同步设计的不同之处在于：异步异步设计时必须考虑怎样合理选择各个触发器的触发脉冲设计时必须考虑怎样合理选择各个触发器的触发脉冲，而，而时钟方程的选取可以根据电路各触发器的时序关系来确定时钟方程的选取可以根据电

34、路各触发器的时序关系来确定。所以在设计异步电路时，可以结合电路的时序图。所以在设计异步电路时，可以结合电路的时序图。2021/8/648数字电子技术数字电子技术5.5 5.5 时序逻辑电路的设计方法与设计实例时序逻辑电路的设计方法与设计实例图图5.5.10 5.5.10 【例【例3 3】时序图】时序图2021/8/649数字电子技术数字电子技术5.5 5.5 时序逻辑电路的设计方法与设计实例时序逻辑电路的设计方法与设计实例3）确定各个触发器的时钟信号；）确定各个触发器的时钟信号； 选择时钟选择时钟CP的原则是：在触发器的原则是：在触发器需需翻转时，翻转时，必须必须保证有触发脉冲，而触发器保证有

35、触发脉冲，而触发器无需无需翻转时，翻转时，最好没有最好没有触触发脉冲，即发脉冲，即在确保触发器翻转所需要的前提下，尽可在确保触发器翻转所需要的前提下，尽可能取脉冲数量少的作为触发的脉冲信号能取脉冲数量少的作为触发的脉冲信号。4）画出次态和进位输）画出次态和进位输出的卡诺图（出的卡诺图（*）；）；图图5.5.11 5.5.11 【例【例5 5】完整的卡诺图】完整的卡诺图重点分析重点分析2021/8/650数字电子技术数字电子技术5.5 5.5 时序逻辑电路的设计方法与设计实例时序逻辑电路的设计方法与设计实例2021/8/651数字电子技术数字电子技术5.5 5.5 时序逻辑电路的设计方法与设计实

36、例时序逻辑电路的设计方法与设计实例2021/8/652数字电子技术数字电子技术5.5 5.5 时序逻辑电路的设计方法与设计实例时序逻辑电路的设计方法与设计实例（五）自启动检测；（五）自启动检测； 电路完整的状态转换图如下：电路完整的状态转换图如下：图图5.5.12 5.5.12 【例【例5 5】状态转换图】状态转换图2021/8/653数字电子技术数字电子技术5.5 5.5 时序逻辑电路的设计方法与设计实例时序逻辑电路的设计方法与设计实例（六）根据（四）所得的驱动方程和输出方程画出逻（六）根据（四）所得的驱动方程和输出方程画出逻辑电路图如下：辑电路图如下：至此，逻辑设计完毕。至此，逻辑设计完毕

37、。图图5.5.13 【例【例5】电路图】电路图cp0cp1cp2cp12021/8/654数字电子技术数字电子技术5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路5.65.6几种常用的时序逻辑电路几种常用的时序逻辑电路5.6.1 计数器（计数器（CounterCounter） 计数器是数字设备的基本逻辑部件，其主要功能是计数器是数字设备的基本逻辑部件，其主要功能是记记录输入脉冲的个数录输入脉冲的个数。计数器所能记忆的最大脉冲个数称作。计数器所能记忆的最大脉冲个数称作该计数器的该计数器的“模模”。 计数器可以应用在：计算机的时序发生器、时间分配计数器可以应用在：计算机的时序发生器、时

38、间分配器、分频器、程序计数器、指令计数器等场所；另外，数器、分频器、程序计数器、指令计数器等场所；另外，数字化仪表的压力、时间、温度等物理量的字化仪表的压力、时间、温度等物理量的A/D、D/A转换转换也都要通过脉冲计数来实现。也都要通过脉冲计数来实现。 计数器可进行如下分类：计数器可进行如下分类：2021/8/655数字电子技术数字电子技术按工作方式按工作方式同步计数器同步计数器(Synchronous Counter)异步计数器异步计数器(Asynchronous Counter)按计数容量按计数容量二进制计数器二进制计数器(Binary Counter)十进制计数器十进制计数器(Dec C

39、ounter)任意进制计数器任意进制计数器(Discretional Counter)按功能按功能加法计数器加法计数器(Up Counter)减法计数器减法计数器(Down Counter)可逆计数器可逆计数器(Up/Down Counter)5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/656数字电子技术数字电子技术 一、异步计数器一、异步计数器 1、异步二进制加法计数器、异步二进制加法计数器 （1）原理说明）原理说明 按照二进制加法计数器规则：按照二进制加法计数器规则：若低位是若低位是0，则再记入，则再记入1时低位应变时低位应变1；若低位已经是；若低位已经是1，

40、则再记入，则再记入1时低位应变时低位应变0，同时向高位产生进位信号，使高位翻转一次，同时向高位产生进位信号，使高位翻转一次。 用用T触发器构成异步二进制加法计数器应最简单。触发器构成异步二进制加法计数器应最简单。5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路为什么？为什么？2021/8/657数字电子技术数字电子技术 以下降沿触发的以下降沿触发的3 3位异步二进制加法计数器位异步二进制加法计数器为例，其逻辑图如图为例，其逻辑图如图5.6.15.6.1所示。所示。图图5.6.1 35.6.1 3位异步二进制计数器电路图位异步二进制计数器电路图5.6 5.6 几种常见的几种常见的时序

41、逻辑电路时序逻辑电路2021/8/658数字电子技术数字电子技术图图5.6.2 35.6.2 3位异步二进制计数器时序图位异步二进制计数器时序图5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/659数字电子技术数字电子技术 因为当低位由因为当低位由1变变0时，需向高端进位，时，需向高端进位，Q端的下端的下降沿正好可以作为高位的时钟信号（如图降沿正好可以作为高位的时钟信号（如图5.6.2分析分析所示）。所示）。 此例中，因为使用的是下降沿动作的此例中，因为使用的是下降沿动作的T触发器组触发器组成的计数器，所以需将低位触发器的成的计数器，所以需将低位触发器的Q端接至高位触

42、端接至高位触发器的时钟输入端即可。（发器的时钟输入端即可。（为什么？为什么？）5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路 触发器输出端新状态的建立要比触发器输出端新状态的建立要比CP下降沿下降沿滞后一个传输延迟时间滞后一个传输延迟时间 ，则总的延迟时间可达，则总的延迟时间可达 （其中（其中N为触发器的数目）。为触发器的数目）。电路非常简单，几乎不用附加任何门电路。电路非常简单，几乎不用附加任何门电路。优点：优点：缺点缺点：2021/8/660数字电子技术数字电子技术思考：思考：如何用上升沿触发的如何用上升沿触发的T触发器组成异步二进触发器组成异步二进制加法计数器？制加法计数器

43、？解答：解答：将每一级触发器的进位脉冲改为由将每一级触发器的进位脉冲改为由 端输出。端输出。5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路【例【例5.6.15.6.1】试用试用D-FFD-FF构成上升沿触发的构成上升沿触发的4 4位二进制异步加法计位二进制异步加法计数器。数器。图图5.6.3 上升沿动作的上升沿动作的4位异步二进制加法计数器电路图位异步二进制加法计数器电路图2021/8/661数字电子技术数字电子技术【例【例5.6.25.6.2】试用试用JK-FFJK-FF构成下降沿触发的构成下降沿触发的4 4位二进制异位二进制异步加法计数器。步加法计数器。图图5.6.4a 5.

44、6.4a 下降沿动作的下降沿动作的4 4位异步二进制加法计数器电路图位异步二进制加法计数器电路图5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/662数字电子技术数字电子技术从以上例子可以看出，若从以上例子可以看出，若 的频率为的频率为 ，则，则 的频率可分别为的频率可分别为 、 、 、 ，这说明计数器具有分，这说明计数器具有分频作用，也叫做频作用，也叫做分频器分频器（Frequency Divider）。）。图图5.6.4b 下降沿动作的下降沿动作的4位异步二进制加法计数器时序图位异步二进制加法计数器时序图5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路

45、Q3Q2Q1Q0cp02021/8/663数字电子技术数字电子技术 相对于相对于 的频率而言，各级输出依次称为二分的频率而言，各级输出依次称为二分频、四分频、八分频、十六分频。频、四分频、八分频、十六分频。 计数器中能计到的最大数称为计数器中能计到的最大数称为计数长度或计数计数长度或计数容量容量， n位二进制计数器的计数容量为位二进制计数器的计数容量为 ，而，而称称计数器的状态总数计数器的状态总数 为计数器的为计数器的模模（也称（也称循环长度）。在逻辑符号中以循环长度）。在逻辑符号中以“CTRDIVm”标注模标注模的值。的值。5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路思考：思

46、考：计数器与分频器有何联系与区别？计数器与分频器有何联系与区别？2021/8/664数字电子技术数字电子技术2、异步二进制减法计数器、异步二进制减法计数器 （1）原理说明）原理说明 二进制减法计数器规则：二进制减法计数器规则：若低位是若低位是1，则再输，则再输入一个减法计数脉冲后应翻成入一个减法计数脉冲后应翻成0；若低位已经是；若低位已经是0，则再输入一个减法计数脉冲后应翻成，则再输入一个减法计数脉冲后应翻成1，同时向，同时向高位发出错位信号，使高位翻转高位发出错位信号，使高位翻转。 若将若将T触发器之间按二进制减法计数规则连触发器之间按二进制减法计数规则连接，就得到二进制减法计数器。接，就得

47、到二进制减法计数器。5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/665数字电子技术数字电子技术图图5.6.5 5.6.5 下降沿动作的下降沿动作的3 3位异步二进制减法计数器电路图位异步二进制减法计数器电路图5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路【例【例5.6.35.6.3】下降沿动作的下降沿动作的3 3位二进制减法计数器原理图如位二进制减法计数器原理图如图图5.6.55.6.5所示：所示：2021/8/666数字电子技术数字电子技术图图5.6.6 5.6.6 下降沿动作的下降沿动作的3 3位异步二进制减法计数器时序图位异步二进制减法计数器时

48、序图5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/667数字电子技术数字电子技术思考：思考：如何用如何用 触发器构成上升沿动作的异步二进制减触发器构成上升沿动作的异步二进制减法计数器？法计数器？解答：解答：只需将只需将 触发器的触发器的Q端引出作相邻高位的时钟脉端引出作相邻高位的时钟脉冲即可。冲即可。小结：小结：用用 触发器构成不同有效沿的异步二进制加触发器构成不同有效沿的异步二进制加/减法减法计数器的规则是：计数器的规则是： 上上/下沿下沿 加加/减法减法下降沿动作下降沿动作上升沿动作上升沿动作加法计数器加法计数器Q减法计数器减法计数器Q5.6 5.6 几种常见的

49、几种常见的时序逻辑电路时序逻辑电路2021/8/668数字电子技术数字电子技术3、异步十进制计数器、异步十进制计数器 典型的异步十进制加法计数器电路图如图典型的异步十进制加法计数器电路图如图5.6.7所示：所示：图图5.6.7 5.6.7 异步十进制加法计数器电路图异步十进制加法计数器电路图图图5.6.8a 5.6.8a 异步十进制加法计数器状态转换图异步十进制加法计数器状态转换图竞争冒险竞争冒险若加入若干级若加入若干级非门延迟非门延迟5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/669数字电子技术数字电子技术异步计数器异步计数器 优点：优点：结构简单，用结构简单，

50、用T触发器构成二进触发器构成二进制计数器可不附加任何其它电路；制计数器可不附加任何其它电路； 缺点：缺点：进（错）位信号逐级传递，计数进（错）位信号逐级传递，计数器速度受到限制，频率不能太高；在电路状器速度受到限制，频率不能太高；在电路状态译码时也存在竞争冒险现象。态译码时也存在竞争冒险现象。5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/670数字电子技术数字电子技术 优点：优点：时钟时钟CP同时触发计数器中的全部触发器，同时触发计数器中的全部触发器，所以工作速度快，工作效率高；所以工作速度快，工作效率高； 缺点：缺点：电路结构相对复杂。电路结构相对复杂。 1、同步

51、二进制加法计数器、同步二进制加法计数器5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路二、同步计数器二、同步计数器 用用T及及T触发器均可构成同步计数器，但触发器均可构成同步计数器，但T-FF更更为方便。（为方便。（为什么？为什么？） 一般用一般用JK-FF作作T-FF。2021/8/671数字电子技术数字电子技术图图5.6.9 45.6.9 4位同步二进位同步二进制加法计数器电路图制加法计数器电路图下面结合下面结合4位同步二进制位同步二进制加法计数器分析其原理：加法计数器分析其原理：74161基本电路图基本电路图5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021

52、/8/672数字电子技术数字电子技术表表5 56 61 41 4位同步二进制加法计数器电路的状态转换表位同步二进制加法计数器电路的状态转换表5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/673数字电子技术数字电子技术图图5.6.10 45.6.10 4位同步二进制加法计数器状态转换图和时序图位同步二进制加法计数器状态转换图和时序图5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/674数字电子技术数字电子技术2、同步二进制减法计数器、同步二进制减法计数器图图5.6.11 45.6.11 4位同步二位同步二进制减法计数器电路图进制减法计数器电路

53、图5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路Q0Q1Q2Q3B2021/8/675数字电子技术数字电子技术3、同步二进制可逆计数器、同步二进制可逆计数器图图5.6.12 45.6.12 4位同步二进制可逆计数器电路图位同步二进制可逆计数器电路图74LS191基本电路图基本电路图5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/676数字电子技术数字电子技术4、同步十进制计数器、同步十进制计数器 以以8421码同步十进制计数器为例进行分析：码同步十进制计数器为例进行分析： （从设计的角度来分析（从设计的角度来分析）5.6 5.6 几种常见的几种常见的时序

54、逻辑电路时序逻辑电路2021/8/677数字电子技术数字电子技术2021/8/678数字电子技术数字电子技术图图5.6.13 84215.6.13 8421码同步十进制计数器电路逻辑图码同步十进制计数器电路逻辑图74160基本电路图基本电路图5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/679数字电子技术数字电子技术表表5 56 62 84212 8421码同步十进制计数器电路的状态转换表码同步十进制计数器电路的状态转换表5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/680数字电子技术数字电子技术5.6.2 集成计数器及其应用集成计数器及

55、其应用下表比较了几种常用的集成计数器的主要功能：下表比较了几种常用的集成计数器的主要功能：型号型号主要功能主要功能74161“异步清零异步清零”，“同步置数同步置数”的同步模的同步模16加法计数器加法计数器74163“同步清零同步清零”，其余同，其余同7416174LS191可可“异步置数异步置数”的单时钟同步的单时钟同步16进制加进制加/减计数器减计数器74LS193可可“异步清零异步清零”，“异步置数异步置数”的双时钟同步的双时钟同步16进制加进制加/减计数器减计数器74160同步模同步模10计数器，其余同计数器，其余同7416174190同步同步10进制计数器，其余同进制计数器，其余同7

56、419174192模模10可逆计数器，其余同可逆计数器，其余同7419354/74LS196可可“异步清零异步清零”，“同步置数同步置数”的二五十进制同步的二五十进制同步计数器计数器74LS290二五十进制异步计数器二五十进制异步计数器5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/681数字电子技术数字电子技术（一）集成计数器（一）集成计数器74161 的功能及应用的功能及应用 1、74161的惯用逻辑符号及功能表的惯用逻辑符号及功能表图图5.6.15 741615.6.15 74161的惯用逻辑符号的惯用逻辑符号表表5 56 63 741613 74161的功能表

57、的功能表H异步清零异步清零同步置数同步置数5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/682数字电子技术数字电子技术2、74161的应用举例：的应用举例：【例【例1 1】试用试用7416174161构成模构成模256256同步加法计数器。同步加法计数器。 解：解：图图5.6.16 5.6.16 【例【例1 1】图解】图解并行进位并行进位5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路11CP2021/8/683数字电子技术数字电子技术【例【例2 2】试用试用7416174161实现模实现模1010加法计数。加法计数。 解：解：共有共有3种解法：种解法：

58、 1、置数归、置数归0法：法：图图5.6.17 5.6.17 【例【例2 2】图解】图解1 11 15.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/684数字电子技术数字电子技术图图5.6.18 5.6.18 【例【例2 2】图解】图解1 12 2图图5.6.19 5.6.19 【例【例2 2】图解】图解1 13 35.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/685数字电子技术数字电子技术2、预置补数法：、预置补数法：图图5.6.20 5.6.20 【例【例2 2】图解】图解2 23、反馈清零法：、反馈清零法：图图5.6.21a 5.6.

59、21a 【例【例2 2】图解】图解3 3见见Fnd3.1验证验证74161-15.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/686数字电子技术数字电子技术图图5.6.21b 5.6.21b 【例【例2 2】图解】图解3 3状态图状态图图图5.6.21c 5.6.21c 【例【例2 2】图解图解3 3主循环波形图主循环波形图5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/687数字电子技术数字电子技术（二）二五十进制异步计数器（二）二五十进制异步计数器74290 1、惯用逻辑符号及功能表：、惯用逻辑符号及功能表：图图5.6.22 742905

60、.6.22 74290的惯用逻辑符号的惯用逻辑符号表表5 56 64 742904 74290的功能表的功能表5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/688数字电子技术数字电子技术2、74290应用举例：应用举例：【例【例1 1】试用试用7429074290实现以下几种形式的计数器：实现以下几种形式的计数器： 1、实现模、实现模2计数计数 2、实现模、实现模5计数计数图图5.6.23 74290模模2计数计数图图5.6.24 74290模模5计数计数5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/689数字电子技术数字电子技术3、实现

61、、实现8421模模10计数计数 4、实现、实现5421模模10计数计数图图5.6.25 74290-8421模模10计数计数图图5.6.26 74290-5421模模10计数计数5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/690数字电子技术数字电子技术5、实现任意进制计数、实现任意进制计数 借助借助RO(1)和和RO(2)的的“异步清异步清0”功能或功能或S9(1)和和S9(2)的的“异异步置步置9”功能，可实现任意进制计数。功能，可实现任意进制计数。例：例：试用试用74290实现模实现模7计数。计数。图图5.6.27 74290模模7计数计数5.6 5.6 几种

62、常见的几种常见的时序逻辑电路时序逻辑电路2021/8/691数字电子技术数字电子技术【例【例2】试用几片试用几片74290级联以扩大计数器的规模：级联以扩大计数器的规模： 1、实现模、实现模46计数电路计数电路图图5.6.28 74290级联实现模级联实现模46计数计数串行进位串行进位5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/692数字电子技术数字电子技术2、实现模、实现模1000计数电路计数电路图图5.6.29 74290模模1000计数计数(百位百位)5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/693数字电子技术数字电子技术5.

63、6.3 N进制计数器的构成方法进制计数器的构成方法一、概念理解：一、概念理解： 计数器的模：在计数脉冲的驱动下，计数器中循环计数器的模：在计数脉冲的驱动下，计数器中循环的状态个数称为计数器的模。若用的状态个数称为计数器的模。若用N表示，表示，n位二进制位二进制计数器的模为计数器的模为 （其中（其中n为触发器的个数）。为触发器的个数）。 任意计数器是指任意计数器是指 ，即非模，即非模 计数器，如计数器，如七进制、十进制、六十进制等等。七进制、十进制、六十进制等等。二、构成二、构成N进制计数器的三种方法：进制计数器的三种方法： 1、反馈阻塞法、反馈阻塞法 2、串行反馈法、串行反馈法 3、反馈归零或

64、反馈置数法、反馈归零或反馈置数法5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/694数字电子技术数字电子技术三、用集成计数器芯片构成的三、用集成计数器芯片构成的N进制计数器进制计数器 1、反馈归零法：、反馈归零法： 利用计数器的利用计数器的清零端清零端的清零作用，截取计数过的清零作用，截取计数过程中的某个中间状态控制清零端，使计数器由此状程中的某个中间状态控制清零端，使计数器由此状态返回到零并重新开始计数。态返回到零并重新开始计数。【例【例1 1】试用二进制计数器试用二进制计数器7416374163构成构成8686进制的同步计数器。进制的同步计数器。5.6 5.6

65、几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/695数字电子技术数字电子技术【例【例1 1】试用二进制计数器试用二进制计数器7416374163构成构成8686进制的进制的同步同步计数器。计数器。 解：解：图图5.6.30 5.6.30 用用7416374163构成的模构成的模8686计数器电路图计数器电路图5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路并行进位并行进位&Q0Q2Q4Q62021/8/696数字电子技术数字电子技术2、反馈置数法：、反馈置数法： 利用置数功能，截取某中间状态反馈到置数端。利用置数功能，截取某中间状态反馈到置数端。【例【例2 2】试用二进

66、制计数器试用二进制计数器7416374163构成一个计数状态为自构成一个计数状态为自然二进制码然二进制码0111011111111111的计数器。的计数器。 解：解：图图5.6.31 用用74163构成的构成的01111111的计数器的计数器5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/697数字电子技术数字电子技术【例【例3 3】试说明下图为几进制计数器。试说明下图为几进制计数器。图图5.6.32 5.6.32 【例【例3 3】图】图【例【例4 4】试分别用清零法和置数法将试分别用清零法和置数法将7416074160构成构成365365进制进制的计数器。（的计数器

67、。（9797级军人学员考题）级军人学员考题）5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/698数字电子技术数字电子技术解一：清零法解一：清零法:图图5.6.33a 5.6.33a 【例【例4 4】图解一】图解一(1)(2)(3)&11CP1115.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/699数字电子技术数字电子技术解二：置数法解二：置数法:图图5.6.33b 5.6.33b 【例【例4 4】图解二】图解二(1)(2)(3)&11CP1115.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6100数字电子技术数

68、字电子技术四、用四、用EDA平台设计平台设计N进制计数器进制计数器/8-bit 可变模加法可变模加法/减法计数器减法计数器module count8_UD(d,clk,clr,load,up_down,qd);input7:0 d;input clk;input clr;Input load;Input up_down;output7:0 qd;reg7:0 qd;5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6101数字电子技术数字电子技术四、用四、用EDA平台设计平台设计N进制计数器进制计数器always (posedge clk) begin if(!clr)

69、 qd=8h00; /同步清零，低电平有效同步清零，低电平有效 else if(load) qd=d; /同步置数，高电平有效同步置数，高电平有效 else if(up_down) qd=qd+1; /up_down=1时加计数时加计数 else qd=qd-1; /up_down=0时减计数时减计数 endendmodule5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6102数字电子技术数字电子技术5.6.4 寄存器和移位寄存器（寄存器和移位寄存器（Register and Shift-register）一、寄存器一、寄存器 功能：功能：存储二进制代码存储二进制

70、代码。 组成：由具有存储功能的触发器构成。另外，组成：由具有存储功能的触发器构成。另外，寄存器还应有执行数据接收和清除命令的控制电路，寄存器还应有执行数据接收和清除命令的控制电路，一般由门电路构成。一般由门电路构成。 按接收数码的方式不同，寄存器有按接收数码的方式不同，寄存器有双拍工作方双拍工作方式式和和单拍工作方式单拍工作方式两种。两种。 5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6103数字电子技术数字电子技术图图5.6.34 寄存器双拍工作方式示意图寄存器双拍工作方式示意图双拍工作方式的双拍工作方式的优点优点：电路简单；：电路简单； 缺点缺点：每次接收数据

71、必须给两个控制脉冲，：每次接收数据必须给两个控制脉冲，限制了电路的工作速度。限制了电路的工作速度。1、双拍工作方式、双拍工作方式5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6104数字电子技术数字电子技术图图5.6.35 寄存器单拍工作方式示意图寄存器单拍工作方式示意图2、单拍工作方式的寄存器、单拍工作方式的寄存器双拍工作方式的双拍工作方式的优点优点：电路的工作速度较快；：电路的工作速度较快； 缺点缺点：电路较复杂。：电路较复杂。5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6105数字电子技术数字电子技术二、移位寄存器二、移位寄存器

72、移位寄存器除了具有移位寄存器除了具有存储代码存储代码的功能，还具有的功能，还具有移位功能移位功能，即将存储在寄存器中的代码在，即将存储在寄存器中的代码在CP作用作用下进行左移或右移。下进行左移或右移。 应用范围：寄存代码、实现数据的串行并行应用范围：寄存代码、实现数据的串行并行转换、数值运算以及数据处理等。转换、数值运算以及数据处理等。5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6106数字电子技术数字电子技术1、单向移位寄存器、单向移位寄存器 （1）右移移位寄存器）右移移位寄存器如图分析可知：如图分析可知：总效果相当于每来一个总效果相当于每来一个CP移位寄存器中

73、原有的代码依移位寄存器中原有的代码依次右移了一位。例：若次右移了一位。例：若 ，而在，而在4个个CP内输入的代码依次为内输入的代码依次为1011，试分析右移情况。，试分析右移情况。5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6107数字电子技术数字电子技术（2）左移移位寄存器）左移移位寄存器图图5.6.37 左移移位寄存器电路图左移移位寄存器电路图如图分析可知：如图分析可知：总效果相当于每来一个总效果相当于每来一个CP移位寄存器中原有的代码依移位寄存器中原有的代码依次左移了一位。例：若次左移了一位。例：若 ，而在，而在4个个CP内输入的代码依次为内输入的代码依次为

74、0011，试分析左移情况。，试分析左移情况。5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6108数字电子技术数字电子技术思考：思考：如何用如何用JK-FF构成右移移位寄存器？构成右移移位寄存器？2、双向移位寄存器、双向移位寄存器 在单向移位寄存器基础上，增加由门电路组成的控制在单向移位寄存器基础上，增加由门电路组成的控制电路，便可构成双向移位寄存器。电路，便可构成双向移位寄存器。 下面即重点介绍两种多功能寄存器下面即重点介绍两种多功能寄存器74194、74195。5.6.5 多功能集成寄存器多功能集成寄存器（一）（一）74194 1、74194的功能的功能 741

75、94是带是带“异步清零异步清零”功能功能CP上升沿触发的四位并行上升沿触发的四位并行双向移位寄存器。双向移位寄存器。5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6109数字电子技术数字电子技术74194惯用逻辑符号及功能表如下：惯用逻辑符号及功能表如下：图图5.6.38 74194惯用逻辑符号惯用逻辑符号表表555 74194工作方式控制表工作方式控制表5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6110数字电子技术数字电子技术表表566 74194功能表功能表5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/

76、6111数字电子技术数字电子技术2、74194的应用：的应用：（1）74194实现左移、右移和并入置数的电路实现左移、右移和并入置数的电路图图5.6.39 74194分别实现左移、右移和并入功能分别实现左移、右移和并入功能【例【例1 1】试用两片试用两片7419474194构成构成8 8位移位寄存器。位移位寄存器。5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6112数字电子技术数字电子技术图图5.6.40 【例【例1】图解】图解左串出左串出右串出右串出5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6113数字电子技术数字电子技术【例【例

77、2 2】试画出如图所示逻辑电路的输出波形（试画出如图所示逻辑电路的输出波形（Q Q0 0Q Q3 3) )，并分析该电路的功能。并分析该电路的功能。图图5.6.41 【例【例2】电路图】电路图S0S15.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6114数字电子技术数字电子技术图图5.6.42 【例【例2】时序图】时序图（2）74194构成移位寄存器型计数器：构成移位寄存器型计数器： 在某些移位寄存器构成的电路中，可以用电路不在某些移位寄存器构成的电路中，可以用电路不同的状态表示输入时钟信号同的状态表示输入时钟信号CP的数目，即可对的数目，即可对CP进行进行计数，这

78、样的电路叫做移位寄存器型计数器。计数，这样的电路叫做移位寄存器型计数器。5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6115数字电子技术数字电子技术移位寄存器型计数器的一般结构形式如图：移位寄存器型计数器的一般结构形式如图：其中反馈电路函数形式可写成：其中反馈电路函数形式可写成：下面分析一下四位环形和扭环形计数器。下面分析一下四位环形和扭环形计数器。5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6116数字电子技术数字电子技术1）环形计数器）环形计数器图图5.6.43 四位环形计数器电路图四位环形计数器电路图若若 ，则状态转换图如下：，

79、则状态转换图如下：图图5.6.44 四位环形计数器状态转换图四位环形计数器状态转换图思考：自启思考：自启动设计？动设计？5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6117数字电子技术数字电子技术2）扭环形计数器）扭环形计数器图图5.6.45 四位扭环形计数器电路图四位扭环形计数器电路图若若 ，则状态转换图如下：，则状态转换图如下：图图5.6.46 5.6.46 四位扭环四位扭环形计数器状态转换图形计数器状态转换图思考：自启思考：自启动设计？动设计？5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6118数字电子技术数字电子技术环形计数器

80、和扭环形计数器的共同点是：环形计数器和扭环形计数器的共同点是： 1、电路结构极其简单；、电路结构极其简单； 2、均无法自启动；、均无法自启动； 3、状态利用率都比较低，有过多浪费，如下表所示：、状态利用率都比较低，有过多浪费，如下表所示： 性能性能计数器计数器计数长度有效计数长度有效状态个数状态个数状态浪费个数状态浪费个数是否会产生竞是否会产生竞争冒险现象争冒险现象环形计数器环形计数器N有可能有可能扭环形计数器扭环形计数器2N不可能不可能5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6119数字电子技术数字电子技术（1）74194用作环形计数器用作环形计数器图图5.

81、6.47 电路及等效图电路及等效图5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6120数字电子技术数字电子技术图图5.6.49 时序图时序图图图5.6.48 状态转换图状态转换图5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6121数字电子技术数字电子技术（2）74194用作扭环形计数器（约翰逊计数器）用作扭环形计数器（约翰逊计数器）图图5.6.50 电路图电路图图图5.6.51 状态转换图状态转换图015.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6122数字电子技术数字电子技术用用EDA平台设计平台设计4

82、位位Johnson计数器（异步复位）计数器（异步复位）module Johnson (clk, clr, out);input clk, clr;output3:0 out;reg3:0 out;always (posedge clk or posedge clr) begin if (clr) out=4h0; /4位位16进制数进制数0 else begin out=out1; /数据右移数据右移1位位 out0=out3; end endendmodule5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6123数字电子技术数字电子技术【例【例3】试用试用7419

83、4构成模构成模12的扭环形计数器（令初态为的扭环形计数器（令初态为000000）图图5.6.52 电路图电路图图图5.6.53 状态转换图状态转换图见见Fnd3.1验证验证74194-nh5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6124数字电子技术数字电子技术（二）串（二）串/并入串并入串/并出移位寄存器并出移位寄存器74195 1、逻辑符号及功能表、逻辑符号及功能表图图5.6.54 741955.6.54 74195惯用逻辑符号惯用逻辑符号表表5 56 67 741957 74195功能表功能表5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路20

84、21/8/6125数字电子技术数字电子技术【例【例1 1】两片两片7419574195连接如图所示，试分析其工作情况。连接如图所示，试分析其工作情况。图图5.6.55 5.6.55 【例【例1 1】电路图】电路图5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6126数字电子技术数字电子技术5.6.6* 顺序脉冲发生器（节拍脉冲发生器）顺序脉冲发生器（节拍脉冲发生器）（一）特点：（一）特点： 在一些数字系统中，有时要求系统的控制部分能给出在一些数字系统中，有时要求系统的控制部分能给出一组一组在时间上有一定先后顺序的脉冲信号在时间上有一定先后顺序的脉冲信号，再用这组脉冲

85、，再用这组脉冲形成所需要的各种控制信号。顺序脉冲发生器就可用来产形成所需要的各种控制信号。顺序脉冲发生器就可用来产生这样一组顺序（节拍）脉冲。生这样一组顺序（节拍）脉冲。5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6127数字电子技术数字电子技术 （二）顺序脉冲发生器的构成方法：（二）顺序脉冲发生器的构成方法： （ 1）当顺序脉冲数较少时，可以用）当顺序脉冲数较少时，可以用移位寄存器移位寄存器构成。构成。 例如，当环形计数器工作在每个状态只有一个例如，当环形计数器工作在每个状态只有一个1（或（或0）的循环状态时，它就是一个顺序脉冲发生器。）的循环状态时，它就是一个

86、顺序脉冲发生器。此方案的此方案的 优点优点：电路结构比较简单，不必附加译码电路。：电路结构比较简单，不必附加译码电路。 缺点缺点：使用触发器的数目比较多，同时还必须采用：使用触发器的数目比较多，同时还必须采用能自启动的反馈逻辑电路。能自启动的反馈逻辑电路。5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6128数字电子技术数字电子技术 （ 2）当顺序脉冲数较多时，可以用）当顺序脉冲数较多时，可以用计数器和译码器组计数器和译码器组合合成顺序脉冲发生器。成顺序脉冲发生器。例：例：图图5.6.56 5.6.56 用计数器和译码器组成的顺序脉冲发生器电路图用计数器和译码器组成

87、的顺序脉冲发生器电路图5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6129 由于使用了异步计数器，由于使用了异步计数器，在电路状态转换时三个触发在电路状态转换时三个触发器翻转时有先有后，因此当器翻转时有先有后，因此当两个以上触发器状态同时改两个以上触发器状态同时改变时可能会发生竞争冒险变时可能会发生竞争冒险现象，而有可能在译码器的现象，而有可能在译码器的输出端出现尖峰脉冲。如波输出端出现尖峰脉冲。如波形图所示：形图所示：图图5.6.57 用计数器和译码器组用计数器和译码器组成的顺序脉冲发生器波形图成的顺序脉冲发生器波形图见见Fnd3.1验证验证Shunxu-15.

88、6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路数字电子技术数字电子技术2021/8/6130数字电子技术数字电子技术消除输出端尖峰脉冲的几种方法：消除输出端尖峰脉冲的几种方法：1）接入滤波电容）接入滤波电容 优点：优点：简单易行；简单易行； 缺点：缺点：增加输出电压波形的上升时间和下降时间，使增加输出电压波形的上升时间和下降时间，使波形变坏。波形变坏。2）引入选通脉冲）引入选通脉冲 选通脉冲的有效时间应与触发器的翻转时间错开。选通脉冲的有效时间应与触发器的翻转时间错开。5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6131数字电子技术数字电子技术例：例：图

89、图5.6.58 用中规模集成电路加选通脉冲构成的顺序脉冲发生器电路图及波形图用中规模集成电路加选通脉冲构成的顺序脉冲发生器电路图及波形图见见Fnd3.1验证验证shunxu5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6132数字电子技术数字电子技术优点：优点：有效的消除了竞争冒险尖峰现象；有效的消除了竞争冒险尖峰现象；缺点：缺点：对选通脉冲要求较高，正常的输出信号亦变成对选通脉冲要求较高，正常的输出信号亦变成脉冲信号，且其宽度与选通脉冲宽度相同。脉冲信号，且其宽度与选通脉冲宽度相同。3）修改逻辑设计）修改逻辑设计 在此，可将计在此，可将计数器改成扭环形计数器改成扭

90、环形计数器。如图所示：数器。如图所示：图图5.6.59 用扭环形计数器组成的顺序脉冲发生器用扭环形计数器组成的顺序脉冲发生器译码设计？译码设计？5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6133数字电子技术数字电子技术5.6.7* 序列信号发生器序列信号发生器（一）特点：（一）特点： 在数字信号的传输和数字系统的测试中，有时需要用在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号。通常把这种串行数字信号叫到一组特定的串行数字信号。通常把这种串行数字信号叫做序列信号，产生序列信号的电路称为序列信号发生器。做序列信号，产生序列信号的电路称为序列信

91、号发生器。（二）序列信号发生器的构成方法：（二）序列信号发生器的构成方法： 用计数器和数据选择器组成序列信号发生器。用计数器和数据选择器组成序列信号发生器。 用带反馈逻辑电路的移位寄存器组成序列信号发用带反馈逻辑电路的移位寄存器组成序列信号发 生器。生器。5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6134数字电子技术数字电子技术 用计数器和数据选择器组成序列信号发生器。用计数器和数据选择器组成序列信号发生器。 例：例：图图5.6.60 5.6.60 用计数器和数据选择器组成的序列信号发生器用计数器和数据选择器组成的序列信号发生器5.6 5.6 几种常见的几种常见

92、的时序逻辑电路时序逻辑电路2021/8/6135数字电子技术数字电子技术 用带反馈逻辑电路的移位寄存器组成序列信号发生器。用带反馈逻辑电路的移位寄存器组成序列信号发生器。 例：例：试用下图产生试用下图产生“00010111”8“00010111”8位序列信号。位序列信号。图图5.6.61 5.6.61 用带反馈逻辑电路的移位寄存器组成的序列信号发生器电路图用带反馈逻辑电路的移位寄存器组成的序列信号发生器电路图 5.6 5.6 几种常见的几种常见的时序逻辑电路时序逻辑电路2021/8/6136数字电子技术数字电子技术5.7 5.7 时序逻辑电路的竞争冒险现象时序逻辑电路的竞争冒险现象5.75.7

93、时序逻辑电路中的竞争冒险现象时序逻辑电路中的竞争冒险现象 因为时序逻辑电路中通常包含因为时序逻辑电路中通常包含组合逻辑电路组合逻辑电路和和存储电存储电路路两个组成部分，所以它的竞争两个组成部分，所以它的竞争冒险现象也包含两个冒险现象也包含两个方面：方面： 一方面：一方面： 组合逻辑电路部分可能发生竞争组合逻辑电路部分可能发生竞争冒险现象；冒险现象； 原因原因? 现象现象? 危害危害? 消除方法：消除方法：1、在输出端并接滤波电容、在输出端并接滤波电容Cf； 2、加选通脉冲、加选通脉冲P； 3、修改逻辑设计。、修改逻辑设计。2021/8/6137数字电子技术数字电子技术 另一方面：另一方面： 存

94、储电路部分（或触发器）可能发生竞争存储电路部分（或触发器）可能发生竞争冒险现象；冒险现象； 原因：当原因：当输入信号和时钟脉冲信号同时改变输入信号和时钟脉冲信号同时改变，而且途经不，而且途经不同路径到达同一触发器时，便会产生竞争。同路径到达同一触发器时，便会产生竞争。 现象：引起触发器误动作。现象：引起触发器误动作。 例：例：在在5.6.65.6.6节中由节中由“异步计数器异步计数器”+“”+“译码电路译码电路”构成构成的顺序脉冲发生器一例中在的顺序脉冲发生器一例中在P P0 0、P P4 4、P P6 6等处可能发生竞争等处可能发生竞争冒险。冒险。5.7 5.7 时序逻辑电路的竞争冒险现象时

95、序逻辑电路的竞争冒险现象2021/8/6138数字电子技术数字电子技术 在同步时序逻辑电路中，由于所有的触发器都在同在同步时序逻辑电路中，由于所有的触发器都在同一时钟一时钟CP操作下动作，而在此之前每个触发器的输入操作下动作，而在此之前每个触发器的输入信号均已处于稳定状态，因而可以认为不存在竞争信号均已处于稳定状态，因而可以认为不存在竞争冒险现象。冒险现象。一般认为竞争一般认为竞争冒险现象仅发生在异步时冒险现象仅发生在异步时序电路中。序电路中。 而在某些规模较大的同步时序逻辑电路中，由于每而在某些规模较大的同步时序逻辑电路中，由于每个门带负载能力有限，所以经常先用一个时钟信号同时个门带负载能力

96、有限，所以经常先用一个时钟信号同时驱动几个门电路，然后再由这几个门电路分别去驱动若驱动几个门电路，然后再由这几个门电路分别去驱动若干个触发器，故仍有可能发生存储电路的竞争干个触发器，故仍有可能发生存储电路的竞争冒险冒险现象。现象。如下例：如下例：5.7 5.7 时序逻辑电路的竞争冒险现象时序逻辑电路的竞争冒险现象2021/8/6140数字电子技术数字电子技术5.7 5.7 时序逻辑电路的竞争冒险现象时序逻辑电路的竞争冒险现象2021/8/6141数字电子技术数字电子技术改进方法：改进方法： 总结：存储电路中竞争总结：存储电路中竞争冒险现象的实质冒险现象的实质是是由于由于触发器的输入信号和时钟信

97、号同时改变而在时间上配合触发器的输入信号和时钟信号同时改变而在时间上配合不当，从而可能导致触发器误动作不当，从而可能导致触发器误动作。这种现象一般只发。这种现象一般只发生在异步时序电路中，因此，在设计较大的时序系统时生在异步时序电路中，因此，在设计较大的时序系统时多数都采用同步时序电路。多数都采用同步时序电路。5.7 5.7 时序逻辑电路的竞争冒险现象时序逻辑电路的竞争冒险现象2021/8/6142数字电子技术数字电子技术本章小结本章小结本章小结本章小结教学内容教学内容基本要求基本要求熟练掌握熟练掌握正确理解正确理解一般了解一般了解时序逻辑电路的概念和特点时序逻辑电路的概念和特点同步时序逻辑电

98、路的同步时序逻辑电路的分析方法分析方法异步时序逻辑电路的分析方法异步时序逻辑电路的分析方法同步时序逻辑电路的同步时序逻辑电路的设计方法设计方法异步时序逻辑电路的分析方法异步时序逻辑电路的分析方法常用时常用时序逻辑序逻辑部件部件计数器计数器寄存器和移位寄存器寄存器和移位寄存器顺序脉冲发生器顺序脉冲发生器序列信号发生器序列信号发生器时序逻辑电路的竞争冒险现象时序逻辑电路的竞争冒险现象2021/8/6143数字电子技术基础数字电子技术基础Preview:预习预习Chapter 9 2021/8/6144习题练习习题练习数字电子技术基础数字电子技术基础本章习题（教材，必做）：本章习题（教材，必做）：5.2, 5.3, 5.6, 5.9, 5.12, 5.16(74161), 5.18, 5.23 , 5.24 , 5.25R.P.Jain: p330-p334, selective2021/8/6145