《数字电路与逻辑设计课件第4章》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计课件第4章（45页珍藏版）》请在金锄头文库上搜索。
1、第四章第四章 触触 发发 器器4.1 基本基本RS触发器触发器4.2 同步触发器同步触发器4.3 主从触发器主从触发器4.4 边沿触发器边沿触发器4.5 钟控触发器的主要参数钟控触发器的主要参数4.6 触发器使用中应注意的问题触发器使用中应注意的问题4.1 基本基本RS触发器触发器由由门门电电路路构构成成的的基基本本RS 触触发发器器是是最最简简单单的的触触发发器器，它它是是构构成成其其他他各各类类触触发发器器的的基基本本单单元元，其其他他各各类类触触发发器器是是在在基基本本RS 触发器的基础上发展起来的。触发器的基础上发展起来的。1.电路结构电路结构由由两两个个与与非非门门交交叉叉耦耦合合组
2、组成成的的基基本本RS 触发器，其电路结构如图触发器，其电路结构如图4-1-1（a）所示。所示。图图4-1-1与非门组成的基本与非门组成的基本RS 触发器触发器2.基本基本RS触发器的工作原理及特点触发器的工作原理及特点（1） 触触发发器器的的两两个个稳稳态态“0”态态（Q=0，Q=1）和和“1”态（态（Q=1，Q=0）（2） 在在一一定定的的信信号号作作用用下下，两两个个稳稳态态“0”态和态和“1”态可以互相转换态可以互相转换（3） 信信号号撤撤走走后后，触触发发器器的的稳稳态态在在一一定定的的条条件件下下能能保保持持不不变变，即即触触发发器器具具有有记忆（存储）能力记忆（存储）能力3.基本
3、基本RS触发器逻辑功能的描述触发器逻辑功能的描述（1） 特性表及状态转换图特性表及状态转换图基基本本RS触触发发器器输输入入和和输输出出之之间间的的关关系系也也可可以以用用真真值值表表的的形形式式来来描描述述，由由上上述述触触发发器器的的特特点点可可知知，触触发发器器当当前前的的输输出出不不仅仅与与当当前前的的输输入入有有关关，还还与与前前一一输输出出状状态态有有关。关。（2） 特性方程特性方程特特性性表表所所表表示示的的逻逻辑辑功功能能同同样样能能用用逻逻辑函数的形式描述。辑函数的形式描述。（3） 波形图波形图为为便便于于用用实实验验的的方方法法观观察察触触发发器器的的逻逻辑辑功功能能，可可
4、根根据据状状态态表表或或特特性性方方程程画画出出基基本本RS触触发发器器输输入入和和输输出出信信号号随随时时间间变变化化的的时时序序波波形形图图，有时简称波形图或时序图。有时简称波形图或时序图。4.2 同步触发器同步触发器4.2.1 同步同步RS 触发器触发器1.电路结构及工作原理电路结构及工作原理同同步步RS触触发发器器是是在在基基本本RS触触发发器器的的基基础础上上增增加加两两个个钟钟控控门门（G3，G4）实实现现的的，同同步步RS触触发发器器的的电电路路结结构构如如图图4-2-1（a）所示。所示。图4-2-1 同步RS触发器2.同步同步RS触发器逻辑功能的描述触发器逻辑功能的描述（1）
5、特性表及状态图特性表及状态图由由于于CP=1时时，输输入入信信号号S、R分分别别与与基基本本RS触触发发器器的的输输入入SD、RD反反相相，所所以以只只要要将将表表4-1-2的的输输入入值值取取反反，再再加加上上钟钟控控信信号号的的作作用用，就就可可以以得得到到同同步步RS触触发发器器的的特特性表，如表性表，如表4-2-1所示。所示。（2） 特性方程特性方程同步同步RS触发器的特性方程。触发器的特性方程。（3） 波形图波形图4.2.2 同步同步D触发器触发器1.电路结构电路结构为为了了从从根根本本上上避避免免同同步步RS触触发发器器的的输输入入S、R同同时时为为“1”的的情情况况出出现现，可可
6、在在同同步步RS触触发发器器的的输输入入S和和R之之间间接接一一非非门门，信信号号只只从从S端端输输入入，并并改改称称S端端为为D端端，如如图图4-2-4（a）所所示示。这这种种单单端端输输入入的的触触发发器器称称为为同同步步D触触发发器器（或或称称D锁锁存存器器）。它它的的逻逻辑符号如图辑符号如图4-2-4（b）所示。所示。图4-2-4 同步D触发器2.同步同步D触发器逻辑功能的描述触发器逻辑功能的描述（1） 特性表及状态图特性表及状态图（2） 特性方程特性方程由由特特性性表表可可以以直直接接列列出出同同步步D触触发发器器的特性方程。的特性方程。Qn+1=D（3） 波形图波形图4.2.3 同
7、步触发器的空翻现象同步触发器的空翻现象这这种种触触发发器器在在CP=1期期间间，如如果果输输入入信信号号发发生生多多次次变变化化，输输出出状状态态也也会会发发生生多多次次翻转，如图翻转，如图4-2-7所示。所示。图图4-2-7同步同步D触发器的空翻现象触发器的空翻现象4.3 主从触发器主从触发器4.3.1 主从主从RS触发器的电触发器的电路结构及工作原理路结构及工作原理1.电路结构电路结构主主从从RS触触发发器器一一般般由由两两个个同同步步RS触发器组成，如图触发器组成，如图4-3-1(a)所示。所示。图4-3-1 主从RS触发器2.工作原理工作原理CP=1时时为为接接收收阶阶段段，与与非非门
8、门G1、G2开开放放，G5、G6被被封封锁锁，故故主主触触发发器器的的输输出出状状态态Qm根根据据输输入入S、R来来确确定定， 从从触触发发器器的的输出状态不变。输出状态不变。4.3.2 主从主从JK触发器触发器1.电路结构电路结构我我们们在在主主从从RS触触发发器器的的基基础础上上加加上上两两条条交交叉叉反反馈馈线线，得得到到如如图图4-3-2(a)所所示示的的主主从从JK触触发发器器，逻逻辑辑符符号号如如图图4-3-2(b)所所示示，有有时时也也表表示示为为图图4-3-2(c)所所示示的的逻逻辑辑符符号号，图图中中表表示示主主从从触触发发器器，只只在在CP下下降降沿沿时时改改变变输输出出状
9、状态态，但但它它在在CP=1期期间间接接收收并并存存储输入信号。储输入信号。图4-3-2 主从JK触发器2.主从主从JK触发器逻辑功能的描述触发器逻辑功能的描述（1） 特性表及状态图特性表及状态图（2） 特性方程特性方程主从主从JK触发器的特性方程触发器的特性方程Qn+1=J Qn+K Qn（3） 波形图波形图4.3.3 主从触发器的一次翻转现象主从触发器的一次翻转现象图图4-3-5 主从触发器的一次翻转现象主从触发器的一次翻转现象4.4 边沿触发器边沿触发器4.4.1 CMOS边沿触发器边沿触发器1.电路结构电路结构CMOS边沿边沿D触发器如图触发器如图4-4-1所示。所示。从从电电路路形形
10、式式上上看看，CMOS边边沿沿D触触发发器器与与主主从从触触发发器器类类似似，但但其其工工作作原原理理与与主主从触发器完全不同。从触发器完全不同。图4-4-1CMOS边沿D触发器2.工作原理工作原理CMOS边边沿沿D触触发发器器的的特特性表如表性表如表4-4-1所示。所示。4.4.2 TTL边沿触发器边沿触发器1.维持阻塞型维持阻塞型TTL边沿触发器边沿触发器（1） 电路结构电路结构由由6个个与与非非门门组组成成的的维维持持阻阻塞塞型型边边沿沿D触发器如图触发器如图4-4-4所示。所示。图图4-4-4维持阻塞型边沿维持阻塞型边沿D触发器触发器（2） 工作原理工作原理 CP=0期间为触发准备阶段
11、期间为触发准备阶段CP=0时时，G3、G4被被封封锁锁，S3=R4=1，基基本本RS触触发发器器G5、G6保保持持原原状状态态不不变变。这这时时G1、G2根据输入值根据输入值D做好准备。做好准备。 CP=1期间为触发翻转和维持期间为触发翻转和维持阻塞阶段阻塞阶段CP上上升升沿沿到到达达之之前前，若若D=0，则则S=0，R=1。2.利用传输延迟时间的利用传输延迟时间的TTL边沿触发器边沿触发器（1） 电路结构电路结构利利用用传传输输延延迟迟时时间间的的边边沿沿JK触触发发器器如如图图4-4-5所所示示，它它的的电电路路结结构构与与主从触发器相似。主从触发器相似。图图4-4-5利用传输延迟时间的边
12、沿利用传输延迟时间的边沿JK触发器触发器（2） 工作原理工作原理总总之之，TTL边边沿沿触触发发器器只只在在CP下下降降沿沿来来到到前前的的一一瞬瞬间间（1tpd），所所接接收收的的J、K信信号号才才对对触触发发器器的的翻翻转转起起作作用用。CP的的其其他他时时间间，J、K都都可可以以变变化化，因因而而抗抗干干扰扰能能力力强强。TTL边边沿沿触触发发器器属属于于可可以以克克服服空空翻翻和和误误翻翻的的边边沿沿触触发发型型，属属于于这这类类触触发发器器的的集集成片有成片有74LS112等。等。4.5 钟控触发器的主要参数钟控触发器的主要参数描描述述钟钟控控触触发发器器的的主主要要参参数数分分为为
13、两两类类，即静态参数和动态参数。即静态参数和动态参数。1.建立时间建立时间tset为为使使触触发发器器做做好好触触发发准准备备，要要求求输输入入信信号号在在CP触触发发沿沿来来到到之之前前，提提前前一一段段时时间间来到，这段提前时间称为建立时间来到，这段提前时间称为建立时间tset。2.保持时间保持时间tH在在CP触触发发沿沿到到达达后后，为为保保证证触触发发器器正正确确翻翻转转，需需要要输输入入信信号号再再保保持持一一段段时时间间，这段时间称为保持时间这段时间称为保持时间tH。3.传输延迟时间传输延迟时间tPLH、tPHL从从CP触触发发沿沿开开始始到到输输出出端端稳稳定定地地建建立立起起新
14、新状状态态的的这这段段时时间间，是是触触发发器器的的传传输输延延迟时间。迟时间。4.最高时钟频率最高时钟频率fmax触发器能可靠翻转的最高时钟频率。触发器能可靠翻转的最高时钟频率。4.6 触发器使用中应注意的问题触发器使用中应注意的问题4.6.1 触发器的电路结构与触发器的电路结构与逻辑功能的关系逻辑功能的关系前前面面我我们们分分析析了了几几种种不不同同类类型型的的钟钟控控触触发发器器，不不同同电电路路结结构构决决定定了了触触发发器器具具有有不不同同的的工工作作特特点点。下下面面我我们们将将5种种钟钟控控触触发发器器的的动动态态特特点点作作一一比比较较，其其动动态态波波形形图图如如图图4-6-
15、1所所示示，图图中中线线加加粗粗的的地地方方为为接接收收输输入信号时间。入信号时间。图4-6-1钟控触发器的动态特点比较图图(a)所所示示为为同同步步触触发发器器，同同步步触触发发器器在在CP高高电电平平的的全全部部时时间间内内，都都可可以以接接收收输输入入信信号号并并改改变变输输出出状状态态，属属于于电电平平触触发发方方式式。图图示示为为高高电电平平触触发发，要要求求在在CP=1时时输输入信号保持不变，以防空翻。入信号保持不变，以防空翻。图图（b）所所示示为为主主从从JK触触发发器器，只只在在CP下下降降沿沿时时改改变变状状态态，能能克克服服空空翻翻。但但它它在在CP=1期期间间也也可可接接
16、收收并并存存储储输输入入信信号号，所所以以要要求求CP=1时时JK保保持持不不变变，以以防防误误翻翻。它它在在CP=1的的全全部部期期间间内内都都可可以以接接收收输输入入端端的的噪噪声声干干扰扰，故故抗抗干干扰扰能能力力差差。JK触触发发器器属属于主从触发方式，于主从触发方式，CP下降沿时翻转。下降沿时翻转。图图（c）所所示示为为利利用用传传输输延延迟迟时时间间的的TTL边边沿沿JK触触发发器器，只只在在CP下下降降沿沿时时改改变变状状态态，而而且且它它只只在在tset=1tpd的的极极短短时时间间内内接接收收输输入入信信号号，只只要要这这时时J、K保保持持不不变变即即可可。故故接接收收输输入
17、入端端噪噪声声干干扰扰的的时时间间极极短短，只只有有1tpd，抗抗干干扰扰能能力力强强。它它属属于于边边沿沿触触发发方方式式，CP下降沿触发。下降沿触发。图图（d）所所示示为为CMOS边边沿沿JK触触发发器器，也也是是边边沿沿触触发发方方式式，但但它它是是CP上上升升沿沿触触发发。要要求求在在CP上上升升沿沿来来到到之之前前，J、K信信号号在在tset内内保保持持不不变变。它它接接收收输输入入干干扰扰的的时时间间也也只只有有tset，故抗干扰能力也较强。故抗干扰能力也较强。图图（e）所所示示为为维维持持阻阻塞塞D触触发发器器，采采用用边边沿沿触触发发方方式式，CP上上升升沿沿触触发发，它它只只
18、在在tset+tH=3tpd时时间间内内接接收收信信号号，要要求求在在3tpd内内D信号应保持不变，其抗干扰能力强。信号应保持不变，其抗干扰能力强。4.6.2 触发器时钟脉冲的触触发器时钟脉冲的触发方式发方式4.6.3 T触发器及触发器间触发器及触发器间的相互转换的相互转换1.T触发器触发器前前面面几几节节中中我我们们提提到到了了RS、JK、D三三种种类类型型的的触触发发器器，在在某某些些应应用用场场合合下下，还还需需要要T触触发发器器。T触触发发器器是是在在CP控控制制下下，具具有保持和翻转功能的触发器。有保持和翻转功能的触发器。2.触发器间的相互转换触发器间的相互转换JK触触发发器器和和D触触发发器器是是钟钟控控触触发发器器定型产品中使用最广泛的两种触发器。定型产品中使用最广泛的两种触发器。4.6.4 触发器的直接置位和触发器的直接置位和直接复位直接复位
