《微机系统与接口技术：第5章 微处理器外部特性与输入输出》由会员分享，可在线阅读，更多相关《微机系统与接口技术：第5章 微处理器外部特性与输入输出（77页珍藏版）》请在金锄头文库上搜索。
1、 1第第 5 章章 微处理器外部特性与输入输出微处理器外部特性与输入输出 25.1 处理器外部特性处理器外部特性 31. 管脚定义管脚定义 4计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心8086/88管脚描述管脚描述8086:16位微位微处理器，理器，16位外部数据位外部数据总线8088:16位微位微处理器，理器，8位外部数据位外部数据总线 5计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心8086/88管脚功能（管脚功能（1）AD15-AD0 分分时复用地址（复用地址（ALE=1） /数据数据总线（ALE=0）A19/S6-A16/S3 20位地址位地址线的高的高
2、4位或状位或状态线S6-S3M/IO 标识地址地址线用作存用作存储器地址器地址还是是IO地址地址RD 读信号，低信号，低电平有效平有效WR 写信号，低写信号，低电平有效平有效 6计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心分时复用的概念分时复用的概念分分时复用就是一个引脚在不同的复用就是一个引脚在不同的时刻具有两个刻具有两个甚至多个作用甚至多个作用最常最常见的的总线复用是数据和地址引脚复用复用是数据和地址引脚复用 总线复用的目的是复用的目的是为了减少了减少对外引脚个数外引脚个数8088 /8086CPU的数据地址的数据地址线采用了采用了总线复用复用方法方法 7计算机科学与技算机
3、科学与技术学院学院 体系体系结构中心构中心8086/88管脚功能（管脚功能（2）ALE 地址地址锁存允存允许信号。高信号。高电平表示地址数据平表示地址数据总线上上传送送的是地址的是地址DT/R 数据数据发送送/接收控制信号接收控制信号DEN 数据允数据允许信号信号INTR 当当为1且且IF=1时，CPU准准备进行中断服行中断服务。在当前指。在当前指令令执行完后行完后INTA变为低低电平以响平以响应中断。中断。 8计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心8086/88管脚功能（管脚功能（3）INTA 中断响中断响应信号信号NMI 非屏蔽中断信号。上升沿有效非屏蔽中断信号。上升
4、沿有效CLK 主主时钟信号。信号。 8088的工作的工作时钟为5MHz。VCC 电源，源，+5VGND 地地线，0V 9计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心8086/88管脚功能（管脚功能（4）MN/MX 工作模式工作模式选择信号信号BHE 总线高字高字节有效。在有效。在读或写操作期或写操作期间，使能数据，使能数据总线的高的高8位位READY 准准备好信号。用于在好信号。用于在CPU的的总线周期中插入等待状周期中插入等待状态。该信号由存信号由存储器或器或I/O设备产生。生。RESET 复位信号。高复位信号。高电平持平持续4个个时钟周期以上才有效。周期以上才有效。 10计
5、算机科学与技算机科学与技术学院学院 体系体系结构中心构中心8086/88管脚功能（管脚功能（5）TEST 测试信号。当信号。当CPU执行行WAIT指令指令时，每，每5个个CLK检测该管脚，若管脚，若为1，则等待；否等待；否则执行下一条指令。行下一条指令。在使用在使用协处理器理器8087时，通，通过该引脚和引脚和WAIT指令，指令，可使可使8088与与8087的操作保持同步的操作保持同步 HOLD（大模式：（大模式：RQ/GT0） 总线请求信号求信号HLDA （大模式：（大模式：RQ/GT1） 总线请求响求响应信号信号 11计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心8086/8
6、8管脚功能（管脚功能（6）LOCK 总线锁定信号。当在指令前加上定信号。当在指令前加上LOCK前前缀时，则在在执行行这条指令期条指令期间LOCK保持有效，即在此指令保持有效，即在此指令执行行期期间，CPU封封锁其它主控者使用其它主控者使用总线。QS1和和QS0 队列状列状态信号。用于信号。用于标识内部指令内部指令队列的状列的状态。 12计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心8086/88管脚功能（管脚功能（7）S7，S6，S5，S4，S3，S2，S1，S0 S7为1，S6为0 S5等于等于IF S4和和S3指示在当前指示在当前总线周期哪一个段正在被存取周期哪一个段正在被存
7、取 13计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心8086/88管脚功能（管脚功能（8） S2、S1和和S0指示当前指示当前总线周期的功能周期的功能 142. 总线周期及时序总线周期及时序 15计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心基本概念基本概念时序（序（Timing）是指信号高低是指信号高低电平（有效或无效）平（有效或无效）变化及相互化及相互间的的时间顺序关系。序关系。总线周期是指周期是指CPU完成一次完成一次访问存存储器（或器（或I/O端口）端口）的操作所需要的的操作所需要的时间。对于于8086/88CPU，基本基本总线周期包括周期包括4个个时钟周
8、期周期（T1T4）。）。这个个时钟周期也称周期也称为T状状态。Ti是在两个是在两个总线周期之周期之间插入的空插入的空闲时钟周期周期 T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti 总线周期周期总线周期周期若干个若干个12个 16计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心8086/88的总线周期的总线周期存存储器写器写总线周期周期存存储器器读总线周期周期I/O写写总线周期周期I/O读总线周期周期中断响中断响应周期周期总线请求及响求及响应周期周期 17计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心8086读读周期时序（周期时
9、序（1）主主频：5Mhz 18计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心8086读读周期时序（周期时序（2）T1状状态8086把地址放在地址把地址放在地址/数据数据总线上上ALE锁存地址，存地址，M/IO和和DT/R指明存指明存储器器访问或或I/O访问，确定数据，确定数据传送方向。送方向。T2状状态发出出RD、WR和和DEN信号信号T3状状态在在T3的前沿采的前沿采样READY信号，若信号，若为低低电平，平，则在在T3之后插入等待状之后插入等待状态Tw（等价于等价于T3）。）。 19计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心8086读读周期时序（周期时序（3
10、）T4状状态T4的前沿采的前沿采样数据数据总线。然后，所有。然后，所有总线信号信号变为无效，无效，为下一下一总线周期做好准周期做好准备。 20计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心80868086在在访问慢速存慢速存储器或器或I/OI/O设备时需要在需要在T3T3和和T4T4之之间插入一个或多个等待状插入一个或多个等待状态TwTw。存存储器或器或I/OI/O设备是通是通过READYREADY信号来控制是否信号来控制是否要插入要插入TwTw状状态1. 1. 在在T3T3的前沿检测的前沿检测READYREADY引脚是否有效引脚是否有效2. 2. 如果如果READYREADY无
11、效，在无效，在T3T3和和T4T4之间插入一个等效于之间插入一个等效于T3T3的的Tw Tw ，转步骤，转步骤1 13. 3. 如果如果READYREADY有效，执行完该有效，执行完该T T状态，进入状态，进入T4T4状态状态READY信号线的使用信号线的使用（1） 21计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心READY信号线的使用信号线的使用（2） T1 T2 T3 Tw Tw Tw T4CLKREADY前沿前沿检测 22复位复位信号信号RESET复位信号。高复位信号。高电平持平持续4个个时钟周期以周期以上才有效。上才有效。计算机学院体系结构中心计算机学院体系结构中心 2
12、33. 工作模式工作模式 24计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心两种工作模式：最大模式和最小模式两种工作模式：最大模式和最小模式。最小模式：最小模式：就是在系就是在系统中只有中只有8086/80888086/8088一个一个处理器理器。在在这种系种系统中所有的中所有的总线控制信号都直接由控制信号都直接由8086/80888086/8088产生，在生，在这样系系统中的中的总线控制控制逻辑电路路被减到最少。被减到最少。最大模式：最大模式：可包含两个或多个可包含两个或多个处理器，一个理器，一个为主主处理理器，其他的是器，其他的是协处理器（理器（协助主助主处理器工作）。和理器
13、工作）。和8086/80888086/8088CPUCPU配合使用的配合使用的协处理器主要有数理器主要有数值运算运算协处理器理器80878087和和输入入/ /输出出协处理器理器80898089。 加加电时，设置微置微处理器管脚理器管脚MN/MXMN/MX电平的高低，可以平的高低，可以控制微控制微处理器工作在最小模式或最大模式理器工作在最小模式或最大模式8086CPU工作模式工作模式 25计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心最小模式最小模式存存储器器外外设DEN DT/RAD15-0BHEA19-16ALEM/IOWRRDCLKREADYRESET8086CPUMN/M
14、X+5V+5VBHERES82848282STBOE8286TOEData BusAddr. BusHOLDHLDAINTRINTA 26计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心带三态缓冲的带三态缓冲的8位数据锁存器位数据锁存器8282QDCLKQDCLKQDCLKDI0DI1DI7STBDO0DO1DO7OESTB：选通脉冲通脉冲OE：为0时输出有效出有效 为1时输出出为三三态 27计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心带三态的带三态的8位双向数据缓冲器位双向数据缓冲器8286A0A1A7OEB0B1B7T 28计算机科学与技算机科学与技术学院学院
15、体系体系结构中心构中心8284时钟生成器时钟生成器 29计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心最大模式最大模式在最大模式下，下列管脚将被重新定在最大模式下，下列管脚将被重新定义：ALEWRM/IODT/RDENINTAHOLDHLDA这需要增加需要增加8288总线控制器来控制器来产生相生相应的控制信号的控制信号。 30计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心最大模式最大模式A16-19 31计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心8288总线控制器总线控制器 324. 存储器接口存储器接口 33计算机科学与技算机科学与技术学院学院
16、体系体系结构中心构中心8086存储器特点存储器特点数据数据总线16位，地址位，地址总线20位，可位，可寻址空址空间为1M字字节。利用利用BHE信号信号线，可按字，可按字节或字或字寻址址当一个字存放在奇地址开始的边界上，需要两个总线周期才能完成读或写的操作 34计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心16位存储器接口框图位存储器接口框图奇地址存储体奇地址存储体A180SELD70偶地址存储体偶地址存储体A180SELD70A191A0BHED70D158512K512K 35计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心例：例：16位存储器接口位存储器接口A0
17、365.2 I/O接口概述接口概述 37计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心接口的基本概念接口的基本概念接口可以看成是两个系接口可以看成是两个系统或两个部件之或两个部件之间的的交交接部分接部分，它既可以是两种硬，它既可以是两种硬设备之之间的的连接接电路，也可以是两个路，也可以是两个软件之件之间的共同的共同逻辑边界。界。I/O接口指的是微接口指的是微处理器与外部世界的理器与外部世界的连接接电路路（或部件）。在（或部件）。在这里，外部世界指的是存里，外部世界指的是存储器、器、I/O设备、A/D和和D/A转换器、控制器、控制设备等。等。 38计算机科学与技算机科学与技术学院学
18、院 体系体系结构中心构中心微机系统各类接口微机系统各类接口CPUCPU内存接口内存接口内存内存智能智能仪器接口器接口通信接口通信接口过程控制接口程控制接口输入接口入接口输出接口出接口外存接口外存接口数据数据线地址地址线控制控制线数字化存数字化存储示示波器波器, ,数字万数字万用表用表终端端, ,调制制解解调器器A/DA/D转换器器, ,开关开关量量输入入, ,D/AD/A转换器器, ,开关量开关量输出出键盘, ,数字化数字化仪, ,光笔光笔, ,图形形输入入, ,鼠鼠标, ,声声音音输入入, ,扫描描仪点点阵打印打印, ,CRTCRT显示示, ,激光打印激光打印, ,液晶液晶显示示, ,喷墨打
19、印墨打印, ,绘图仪, ,视频卡卡, ,声卡声卡磁磁带, ,磁磁盘, ,软盘, ,流流带, ,光光盘 39计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心接口功能（接口功能（1）执行行CPU命令的功能命令的功能u根据根据CPU发来的命令，转换成控制信号控制发来的命令，转换成控制信号控制I/O设设备备联络功能（也称：返回外功能（也称：返回外设状状态的功能）的功能）u设备发出设备发出“准备好准备好”信号信号u数据缓冲器发出数据缓冲器发出“空空”或或“满满”信号信号数据数据缓冲与冲与锁存功能存功能u对信号进行隔离、增强总线的驱动能力对信号进行隔离、增强总线的驱动能力u解决解决I/O设备与
20、设备与CPU速度不匹配的问题速度不匹配的问题寻址功能址功能u也称为设备选择功能也称为设备选择功能 40计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心接口功能（接口功能（2）信号信号转换功能功能u时序配合、电平转换时序配合、电平转换u例：例：TTL电路和电路和CMOS电路的逻辑电平电路的逻辑电平uTTLCMOS接口应有电平转换器接口应有电平转换器uCMOSTTL驱动能力有限驱动能力有限 41计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心接口功能（接口功能（3）中断管理功能中断管理功能uCPU与中低速外设有效地传递信息，使与中低速外设有效地传递信息，使CPU与外与外设能
21、并行工作设能并行工作数据数据转换功能功能u串串并变换、并变换、A/D、D/A转换转换可可编程功能程功能uLSI接口芯片的可编程性接口芯片的可编程性 42I/O接口的基本结构接口的基本结构CPU与外与外设之之间传送三种信息：数据信息、状送三种信息：数据信息、状态信息和控制信息。信息和控制信息。对于任意一种于任意一种I/O接口，可概括接口，可概括为一种一种I/O接口接口的基本的基本结构构u数据端口数据端口u状态端口状态端口u控制端口控制端口计算机学院体系算机学院体系结构中心构中心 43计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心什么是什么是I/O端口？端口？I/O端口端口u接口电路
22、中接口电路中CPU能直接访问的寄存器的地址能直接访问的寄存器的地址u可读写，或只读，或只写可读写，或只读，或只写u一个接口电路中可有多个端口一个接口电路中可有多个端口I/O操作操作u对接口电路中对接口电路中I/O端口的读端口的读/写写 44计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心寻址方式寻址方式统一一编址方式（也称址方式（也称为存存储器映射）器映射）u存储器地址与存储器地址与I/O端口地址共用一个地址空间。访端口地址共用一个地址空间。访问存储器与访问问存储器与访问I/O端口使用同类型指令。端口使用同类型指令。I/O空间空间和存储器空间可以是交错的和存储器空间可以是交错的独立
23、独立编址方式（也称址方式（也称为I/O映射）映射）u存储器地址与存储器地址与I/O端口地址各有自己独立的地址空端口地址各有自己独立的地址空间。有专门的间。有专门的I/O指令指令 45计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心统一编址方式统一编址方式无无专门的的输入入/输出指令出指令对I/O端口操作灵活（例：端口操作灵活（例：对端口内容端口内容进行算行算术逻辑运算、移位等）运算、移位等）I/O端口占用存端口占用存储器地址，器地址，对I/O操作操作执行行时间长程序的可程序的可读性差性差I/O00000HFFFFFHI/OMM 46计算机科学与技算机科学与技术学院学院 体系体系结构
24、中心构中心独立编址方式独立编址方式有有专门的的输入入/输出指令出指令I/O端口不占用存端口不占用存储器地址器地址I/O指令短，指令短，执行速度快，功能行速度快，功能单一一程序的可程序的可读性性强MI/O00000HFFFFFHFFFFH0000HMemoryI/O例：例：80868086 47计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心举例举例独立独立编址址IN AL, 20HOUT DX, AL统一一编址址MOV A, (0100H) ; 0100H可以是可以是I/O端口或内存地址端口或内存地址 48计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心PC机系列机系列
25、I/O端口地址分配（端口地址分配（1）系系统板上接口芯片的端口地址板上接口芯片的端口地址 49计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心PC机系列机系列I/O端口地址分配（端口地址分配（2）扩展槽上接口控制卡的端口地址展槽上接口控制卡的端口地址 50计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心I/O端口地址译码端口地址译码译码电路的两种路的两种译码方式方式u固定式端口地址译码固定式端口地址译码u可选式端口地址译码可选式端口地址译码译码电路的路的实现途径途径u门电路译码门电路译码u译码器译码译码器译码uGAL、FPGA器件实现译码器件实现译码 51计算机科学与技
26、算机科学与技术学院学院 体系体系结构中心构中心固定式端口地址译码（固定式端口地址译码（1）读2F8H端口端口Y = IOR+AEN+A0+A1+A2+A3+A7+A8+A9 =IOR * AEN * A0 * A1 + A2 * A3 *A7 * A8 * A9注：注：AEN=0 非非DMA传送送 AEN=1 DMA传送送 52计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心固定式端口地址译码（固定式端口地址译码（2）读写写2F8H端口端口 53计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心固定式端口地址译码（固定式端口地址译码（3）采用采用译码器可同器可同时译出多个
27、端口地址出多个端口地址u常用译码器有常用译码器有3-8译码器译码器74LS138、4-16译码器译码器74LS154，双双2-4译码器译码器74LS139等等 54计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心固定式端口地址译码（固定式端口地址译码（4）例：采用例：采用74LS138译码器器实现PC机系机系统板上的板上的端口地址端口地址译码 55计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心可选式端口地址译码（可选式端口地址译码（1）1.用比用比较器和开关器和开关实现A0-A9的变化: 000001010xxxx 0 011 xx 100101110111B0-3
28、A 0-3 输出0 B0-3 = A 0-3 输出1 56计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心可选式端口地址译码（可选式端口地址译码（2） 该译码器可器可译出出16组不同的地址空不同的地址空间，每，每组有有32个地址，即：每个地址，即：每组有有8个子个子组，每个子，每个子组有有4个地址个地址译码器可器可译出的最小地址出的最小地址为：0译码器可器可译出的最大地址出的最大地址为：3DFH 57计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心可选式端口地址译码（可选式端口地址译码（3）2.用跳接开关用跳接开关实现 58计算机科学与技算机科学与技术学院学院 体系体系
29、结构中心构中心基本输入基本输入/输出接口输出接口基本基本输入接口（至微入接口（至微处理器）是由一理器）是由一组三三态缓冲器构成。冲器构成。基本基本输出接口（自微出接口（自微处理器）是由一理器）是由一组锁存器存器构成。构成。 59计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心基本输入接口基本输入接口 60计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心基本输出接口基本输出接口 61计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心举例举例 625.3 微机与外设的数据交换方式微机与外设的数据交换方式 63计算机科学与技算机科学与技术学院学院 体系体系结构中心构
30、中心三种交换方式三种交换方式1.程序控制方式程序控制方式u无条件传送方式无条件传送方式u查询方式查询方式2.中断方式中断方式3.DMA方式方式 64计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心1. 程序控制方式（程序控制方式（1）1无条件无条件传送方式送方式输入入时假假设外外设已已准准备好，好，输出出时假假设外外设空空闲适用于适用于简单外外设的的操作操作 65计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心1. 程序控制方式（程序控制方式（2）LS373真真值表表LS245真真值表表 66计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心1. 程序控制方式
31、（程序控制方式（3）2查询方式方式 67计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心1. 程序控制方式（程序控制方式（4）特点特点u效率低，效率低，CPU与外设不能并行工作与外设不能并行工作u接口电路简单，硬件开销小接口电路简单，硬件开销小u适用于适用于CPU负荷不太大、传送速度不高的系统负荷不太大、传送速度不高的系统 68计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心2. 中断方式中断方式特点特点uCPU与外设可并行工作与外设可并行工作u接口需要中断控制逻辑支持接口需要中断控制逻辑支持u适用于适用于CPU负荷较大、传送速度不太高的系统负荷较大、传送速度不太高的系
32、统 69计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心3. 直接存储器存取（直接存储器存取（DMA）（1） 70计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心3. 直接存储器存取（直接存储器存取（DMA）（）（2）数据数据传送不送不经过CPU需要需要DMA控制器、硬件开控制器、硬件开销大大适用于高速大量数据适用于高速大量数据传送的系送的系统 71结束结束计算机学院体系算机学院体系结构中心构中心 72计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心复习：三态门和复习：三态门和D触发器触发器 三三态门和以和以D触触发器形成的器形成的锁存器是接口存器是接口电路
33、路中最常使用的两中最常使用的两类逻辑电路路三三态门：功率放大、：功率放大、导通开关通开关 通常通常共用共用总线的器件需要使用三的器件需要使用三态电路：路：u需要使用总线的时候打开三态门；需要使用总线的时候打开三态门；u不使用的时候关闭三态门，使之处于高阻不使用的时候关闭三态门，使之处于高阻D触触发器：信号保持，也可用作器：信号保持，也可用作导通开关通开关 73计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心三态缓冲器三态缓冲器C C为低平低平时：输出出为高阻抗（三高阻抗（三态）C C为高高电平平时：输出出为输入的反相入的反相CAY表示反相或低表示反相或低电平有效平有效CAYCAYC
34、AY 三三态门具有具有单向向导通和三通和三态的特性的特性 74计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心74LS244双双4 4位位单向向缓冲器冲器分成分成4 4位的两位的两组每每组的控制端的控制端连接在一起接在一起控制端低控制端低电平有效平有效输出与出与输入同相入同相 75计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心D触发器触发器D QC Q电平平锁存：高存：高电平通平通过，低，低电平平锁存存D QC Q上升沿上升沿锁存：通常用存：通常用负脉冲触脉冲触发锁存存负脉冲的上升沿脉冲的上升沿D QC QSR带有异步置位清零的有异步置位清零的电平控制的平控制的锁存器存器 76计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心74LS374QDCLKQDCLKQDCLKDI0DI1DI7CLKDO0DO1DO7OCCLK：上升沿上升沿锁存存OC：为0时输出有效出有效 为1时输出出为三三态 77计算机科学与技算机科学与技术学院学院 体系体系结构中心构中心373与与245真值表真值表LS373真真值表表LS245真真值表表
