《第二章-ULSI工艺总汇》由会员分享，可在线阅读，更多相关《第二章-ULSI工艺总汇（53页珍藏版）》请在金锄头文库上搜索。
1、第二章第二章 ULSI工艺总汇工艺总汇 12.1 CMOS集成电路n nCMOSCMOSCMOSCMOS工艺技术工艺技术工艺技术工艺技术是当代是当代VLSIVLSI工艺的工艺的主流工艺主流工艺主流工艺主流工艺技术技术技术技术，它是在，它是在PMOSPMOS与与NMOSNMOS工艺基础上发工艺基础上发展起来的。其展起来的。其特点特点特点特点是将是将NMOSNMOS器件与器件与PMOSPMOS器件同时制作在同一硅衬底上。器件同时制作在同一硅衬底上。n n CMOSCMOSCMOSCMOS工艺技术工艺技术工艺技术工艺技术一般可分为一般可分为三类三类三类三类，即，即 P P阱阱CMOSCMOS工艺工艺
2、 N N阱阱CMOSCMOS工艺工艺 双阱双阱CMOSCMOS工艺工艺2P阱CMOS工艺 P P阱阱CMOSCMOS工艺工艺以N型单晶硅为衬底，在其上制作P阱。NMOS管做在P阱内，PMOS管做在N型衬底上。P阱工艺包括用离子注入或扩散的方法在N型衬底中掺进浓度足以中和N型衬底并使其呈P型特性的P型杂质，以保证P沟道器件的正常特性。3P阱CMOS工艺 P P阱杂质浓度阱杂质浓度的典型值要比N型衬底中的高510倍才能保证器件性能。然而P阱的过度掺杂过度掺杂会对N沟道晶体管产生有害的影响，如提高了背栅偏置的灵敏度，增加了源极和漏极对P阱的电容等。4P阱CMOS工艺 电连接时，电连接时，P P阱接最
3、负电位，阱接最负电位，N N衬底接最正电位，通衬底接最正电位，通过反向偏置的过反向偏置的PNPN结实现结实现PMOSPMOS器件和器件和NMOSNMOS器件之间的器件之间的相相相相互隔离互隔离互隔离互隔离。P P P P阱阱阱阱CMOSCMOSCMOSCMOS芯片剖面示意图芯片剖面示意图芯片剖面示意图芯片剖面示意图见下图。见下图。 5N阱CMOS工艺 N N阱阱CMOSCMOS正好和正好和P P阱阱CMOSCMOS工艺相反工艺相反，它是在P型衬底上形成N阱。因为N沟道器件是在P型衬底上制成的，这种这种方法与标准的方法与标准的N N沟道沟道MOS(NMOS)MOS(NMOS)的工艺的工艺是兼容的
4、。是兼容的。在这种情况下，N N阱中和阱中和了了P P型衬底型衬底， P沟道晶体管会受到过渡掺杂的影响。6N阱CMOS工艺 早期的CMOS工艺的N阱工艺和P阱工艺两者并存发展。但由于N N阱阱CMOSCMOS中中NMOSNMOS管管直接在直接在P P型硅衬底上制作型硅衬底上制作，有利于发挥NMOS器件高速的特点，因此成为常用工常用工艺艺 。7N阱阱CMOS芯片剖面示意图芯片剖面示意图N N N N阱阱阱阱CMOSCMOSCMOSCMOS芯片剖面示意图见下图。芯片剖面示意图见下图。8双阱CMOS工艺n n 随着工艺的不断进步，集成电路的线条尺寸线条尺寸不断缩小，传统的单阱工艺有时已不满足要求，双
5、阱工艺应运而生。9双阱CMOS工艺n n通常双阱通常双阱CMOSCMOS工艺采用的原始材料是在工艺采用的原始材料是在N N+ +或或P P+ +衬底上外延一层轻掺杂的外延层，然后用衬底上外延一层轻掺杂的外延层，然后用离子注入的方法同时制作离子注入的方法同时制作N N阱和阱和P P阱。阱。10双阱CMOS工艺n n使用双阱工艺不但可以提高器件密度提高器件密度，还可以有效的控制寄生晶体管的影响，抑制闩锁现象。11Temasek PolytechnicWafer FabricationProcessTechnologyCMOS双阱CMOS工艺主要步骤12CMOSStarting with a sil
6、icon waferCross Section of the Silicon WaferMagnifying the Cross Section13CMOSn/p-well FormationGrow Thin OxideDeposit NitrideDeposit Resistsilicon substrateUV ExposureDevelop ResistEtch Nitriden-well ImplantRemove Resist14CMOSn/p-well Formationsilicon substrateGrow Oxide (n-well)Remove Nitridep-wel
7、l ImplantRemove OxideTwin-well Drive-inp-welln-wellRemove Drive-In Oxide15silicon substratep-welln-wellCMOSLOCOS IsolationGrow Thin OxideDeposit NitrideDeposit ResistUV ExposureDevelop ResistEtch NitrideRemove Resist16CMOSLOCOS Isolationsilicon substratep-welln-wellDeposit ResistUV ExposureDevelop R
8、esistField Implant BRemove ResistGrow Field OxideFoxRemove NitrideRemove Oxide17silicon substratep-welln-wellGrow Screen OxideCMOSTransistor FabricationVt ImplantDeposit ResistUV ExposureDevelop ResistPunchthrough ImplantRemove ResistRemove OxideFox18silicon substratep-welln-wellGrow Gate OxideCMOST
9、ransistor FabricationDeposit PolySiPolySi ImplantpolySipolySiDeposit ResistUV ExposureDevelop ResistEtch PolySiRemove ResistFox19silicon substratep-welln-wellCMOSTransistor FabricationDeposit Thin OxideDeposit ResistUV ExposureDevelop Resistn-LDD ImplantRemove ResistFoxpolySipolySi20silicon substrat
10、ep-welln-wellCMOSTransistor FabricationDeposit ResistUV ExposureDevelop Resistp-LDD ImplantRemove ResistDeposit Spacer OxideEtch Spacer OxideFoxpolySipolySi21silicon substratep-welln-wellCMOSTransistor FabricationDeposit ResistUV ExposureDevelop Resistn+ S/D Implantn+n+Remove ResistFoxpolySipolySi22
11、silicon substratep-welln-wellCMOSTransistor FabricationDeposit ResistUV ExposureDevelop Resistp+ S/D Implantp+p+Remove ResistFoxpolySipolySin+n+23silicon substratep-welln-wellCMOSContacts & InterconnectsDeposit BPTEOSBPTEOSBPSG ReflowPlanarization EtchbackDeposit ResistUV ExposureDevelop ResistConta
12、ct EtchbackRemove ResistFoxpolySipolySin+n+p+p+24silicon substratep-welln-wellCMOSContacts & InterconnectsDepost Metal 1Metal 1Deposit ResistUV ExposureDevelop ResistEtch Metal 1Remove ResistFoxpolySipolySip+p+n+n+BPTEOS25silicon substratep-welln-wellCMOSContacts & InterconnectsDeposit IMD 1IMD1Depo
13、sit SOGSOGPlanarization EtchbackDeposit ResistUV ExposureDevelop ResistVia EtchRemove ResistFoxpolySipolySip+p+Metal 1n+n+BPTEOS26silicon substratep-welln-wellCMOSContacts & InterconnectsDeposit Metal 2Metal 2Metal 2Deposit ResistUV ExposureDevelop ResistEtch Metal 2Remove ResistDeposit PassivationF
14、oxpolySipolySip+p+Metal 1n+n+BPTEOSIMD1SOGPassivation27MOS工艺的自对准结构n n自对准自对准自对准自对准是一种在圆晶片上是一种在圆晶片上用单个掩模形成不用单个掩模形成不用单个掩模形成不用单个掩模形成不同区域的多层结构的技术，它消除了用多片同区域的多层结构的技术，它消除了用多片同区域的多层结构的技术，它消除了用多片同区域的多层结构的技术，它消除了用多片掩模所引起的对准误差掩模所引起的对准误差掩模所引起的对准误差掩模所引起的对准误差。在电路尺寸缩小时，。在电路尺寸缩小时，这种有力的方法用得越来越多。这种有力的方法用得越来越多。n n有许多应
15、用这种技术的例子，例子之一是在有许多应用这种技术的例子，例子之一是在多晶硅栅多晶硅栅MOSMOS工艺中，利用多晶硅栅极对工艺中，利用多晶硅栅极对栅氧化层的栅氧化层的掩蔽作用掩蔽作用，可以实现自对准的源，可以实现自对准的源极和漏极的离子注入，如图所示。极和漏极的离子注入，如图所示。 28自对准工艺自对准工艺 示意图示意图 29自对准工艺自对准工艺n n上图中可见形成了图形的上图中可见形成了图形的多晶硅条多晶硅条多晶硅条多晶硅条用作用作离离子注入工序子注入工序中的中的掩模掩模掩模掩模，用自己的，用自己的“ “身体身体” ”挡住离子向栅极下结构（氧化层和半导体）挡住离子向栅极下结构（氧化层和半导体）
16、的注入，同时使离子对半导体的注入正好的注入，同时使离子对半导体的注入正好发生在它的发生在它的两侧两侧两侧两侧，从而实现了，从而实现了自对准自对准自对准自对准。n n而且原来呈半绝缘的多晶硅本身在大量注而且原来呈半绝缘的多晶硅本身在大量注入后变成入后变成低电阻率的导电体低电阻率的导电体低电阻率的导电体低电阻率的导电体。n n可见多晶硅的应用实现可见多晶硅的应用实现“ “一箭三雕一箭三雕一箭三雕一箭三雕” ”之功之功效。效。302.2 双极型集成电路的基本制造工艺 在双双极极型型集集成成电电路路的基本制造工艺中，要不断地进行光刻、扩散、氧化光刻、扩散、氧化的工作。 31双极型集成电路基本制造工艺步
17、骤（1）衬底选择衬底选择 对于典型的PNPN结结隔隔离离双极集成电路，衬底一般选用 P型硅。芯片剖面如图。32双极型集成电路基本制造工艺步骤（2 2 2 2）第一次光刻第一次光刻N N+ +隐埋层扩散孔隐埋层扩散孔光刻光刻 一般来讲，由于双极型集成电路中各元器件均从上表面实现互连，所以为了减少寄生的集电极串串联联电电阻阻效效应应，在制作元器件的外延层和衬底之间需要作N N+ +隐隐埋埋层层。33第一次光刻N+隐埋层扩散孔光刻 从上表面引出第第一一次次光光刻刻的掩掩模模版版图图形形及隐埋层扩散隐埋层扩散后的芯片剖面芯片剖面见图。34双极型集成电路基本制造工艺步骤（3 3）外延层淀积外延层淀积外延
18、层淀积外延层淀积 外延层淀积外延层淀积外延层淀积外延层淀积时应该考虑的时应该考虑的设计参数设计参数设计参数设计参数主要有：主要有：外延层电阻率外延层电阻率epiepi和和外延层厚度外延层厚度T Tepiepi。外延外延层淀积后的芯片剖面如图。层淀积后的芯片剖面如图。 35双极型集成电路基本制造工艺步骤（4 4）第二次光刻）第二次光刻P+隔离扩散孔光刻隔离扩散孔光刻 隔隔离离扩扩散散的目的是在硅衬底上形成许多孤立的外外延延层层岛岛，以实现各元件间的电隔离电隔离。 目前最常用的隔离方法是反反偏偏PNPN结结隔隔离离。一般P型衬底接最负电位，以使隔离结处于反偏，达到各各岛岛间间电电隔隔离离的目的。3
19、6第二次光刻P+隔离扩散孔光刻 隔隔离离扩扩散散孔孔的的掩掩模模版版图图形形及及隔隔离离扩扩散散后后的芯片剖面图如图所示。的芯片剖面图如图所示。37双极型集成电路的基本制造工艺步骤（5 5 5 5）第三次光刻）第三次光刻）第三次光刻）第三次光刻P P型基区扩散孔光刻型基区扩散孔光刻型基区扩散孔光刻型基区扩散孔光刻 基区扩散孔基区扩散孔基区扩散孔基区扩散孔的掩模版图形及基区扩散后的芯片剖的掩模版图形及基区扩散后的芯片剖的掩模版图形及基区扩散后的芯片剖的掩模版图形及基区扩散后的芯片剖面图如图所示。面图如图所示。面图如图所示。面图如图所示。 38双极型集成电路的基本制造工艺步骤（6 6）第四次光刻）
20、第四次光刻N+发射区扩散孔光刻发射区扩散孔光刻 此次光刻还包括集电极、N型电阻的接触孔和外延层的反偏孔。39第四次光刻N+发射区扩散孔光刻 N N N N+ + + +发射区扩散孔发射区扩散孔发射区扩散孔发射区扩散孔的掩模图形及的掩模图形及N N+ +发射区扩散后的发射区扩散后的芯片剖面图芯片剖面图芯片剖面图芯片剖面图如图所示。如图所示。 40双极型集成电路的基本制造工艺步骤（7 7） 第五次光刻第五次光刻第五次光刻第五次光刻引线接触孔光刻引线接触孔光刻引线接触孔光刻引线接触孔光刻 此次光刻的掩模版图形如图所示。此次光刻的掩模版图形如图所示。 41双极型集成电路的基本制造工艺步骤（8 8 8
21、8）第六次光刻）第六次光刻）第六次光刻）第六次光刻金属化内连线光刻金属化内连线光刻金属化内连线光刻金属化内连线光刻 反刻铝反刻铝反刻铝反刻铝形成金属化内连线后的形成金属化内连线后的芯片复合图芯片复合图芯片复合图芯片复合图及及剖面图剖面图剖面图剖面图如图。如图。 423.3 BiCMOS工艺 n n BiCMOSBiCMOS工艺技术工艺技术是将双极与将双极与CMOSCMOS器件制作器件制作在同一芯片上，这样就结合了双极器件的在同一芯片上，这样就结合了双极器件的高跨导、强驱动和高跨导、强驱动和CMOSCMOS器件高集成度、低器件高集成度、低功耗的优点功耗的优点，使它们互相取长补短、发挥各自优点，从
22、而实现高速、高集成度、高高速、高集成度、高性能的超大规模集成电路性能的超大规模集成电路。43BiCMOS工艺分类n n BiCMOSBiCMOS工艺技术工艺技术大致可以大致可以分为两类分为两类：分：分别是别是以以CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺和工艺和以双极工艺为基础以双极工艺为基础的的BiCMOSBiCMOS工艺。工艺。n n一般来说，以一般来说，以CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺对保证工艺对保证CMOSCMOS器件的性能比较有利，器件的性能比较有利，同样以双极工艺为基础的同样以双极工艺为基础的BiCMOSBiCMOS工
23、艺对工艺对提高保证双极器件的性能有利。提高保证双极器件的性能有利。 44以P阱CMOS工艺为基础的BiCMOS工艺n n以以P阱阱CMOS工艺为基础是指在标准的工艺为基础是指在标准的CMOS工艺流程中直接构造双极晶体管，工艺流程中直接构造双极晶体管，或者通过添加少量的工艺步骤实现所需的或者通过添加少量的工艺步骤实现所需的双极晶体管结构。双极晶体管结构。n n下图为通过标准下图为通过标准P阱阱CMOS工艺实现的工艺实现的NPN晶体管的剖面结构示意图。晶体管的剖面结构示意图。45标准P阱CMOS工艺实现的NPN晶体管的剖面结构示意图46标准 P阱CMOS 工艺结构特点n n 这种结构的缺点是：这种
24、结构的缺点是：这种结构的缺点是：这种结构的缺点是： （1 1）由于）由于）由于）由于NPNNPN晶体管的基区在晶体管的基区在晶体管的基区在晶体管的基区在P P阱中，所以基阱中，所以基阱中，所以基阱中，所以基 区的厚度太大，使得电流增益变小；区的厚度太大，使得电流增益变小；区的厚度太大，使得电流增益变小；区的厚度太大，使得电流增益变小； （2 2）集电极的串联电阻很大，影响器件性能；）集电极的串联电阻很大，影响器件性能；）集电极的串联电阻很大，影响器件性能；）集电极的串联电阻很大，影响器件性能； （3 3）NPNNPN管和管和管和管和PMOSPMOS管共衬底，使得管共衬底，使得管共衬底，使得管共
25、衬底，使得NPNNPN管只管只管只管只 能接固定电位，从而限制了能接固定电位，从而限制了能接固定电位，从而限制了能接固定电位，从而限制了NPNNPN管的使用管的使用管的使用管的使用。47以N阱CMOS工艺为基础的BiCMOS工艺n nN N阱阱CMOS-NPNCMOS-NPN体硅衬底结构剖面图体硅衬底结构剖面图48N阱CMOS工艺为基础的BiCMOS工艺 N阱阱CMOS工工艺艺为为基基础础的的BiCMOS工工艺艺与与以以P阱阱CMOS工工艺艺为为基基础础的的BiCMOS工艺相比，工艺相比，优点包括优点包括：（1）工工艺艺中中添添加加了了基基区区掺掺杂杂的的工工艺艺步步骤骤，这这样样就就形形成成
26、了了较较薄薄的的基基区区，提提高高了了NPN晶体管的性能；晶体管的性能；49N阱CMOS工艺为基础的BiCMOS工艺（2）制制作作NPN管管的的N阱阱将将NPN管管与与衬衬底底自自然然隔隔开开，这这样样就就使使得得NPN晶晶体体管管的的各各极极均均可可以以根根据据需需要要进进行行电电路路连连接接，增增加加了了NPN晶体管应用的灵活性。晶体管应用的灵活性。50N阱CMOS工艺为基础的BiCMOS工艺 它它它它的的的的缺缺缺缺点点点点是是是是：NPNNPN管管管管的的的的集集集集电电电电极极极极串串串串联联联联电电电电阻阻阻阻还还还还是是是是太太太太大大大大，影影影影响响响响双双双双极极极极器器器
27、器件件件件的的的的驱驱驱驱动动动动能能能能力力力力。如如如如果果果果以以以以P P+ +-Si-Si为为为为衬衬衬衬底底底底，并并并并在在在在N N阱阱阱阱下下下下设设设设置置置置N N+ +隐隐隐隐埋埋埋埋层层层层，然然然然后后后后进进进进行行行行P P型型型型外外外外延，可使延，可使延，可使延，可使NPNNPN管的集电极串联电阻减小管的集电极串联电阻减小管的集电极串联电阻减小管的集电极串联电阻减小5 5 6 6倍倍倍倍。51N阱阱CMOS-NPN外延衬底结构剖面图外延衬底结构剖面图 52作业作业n n1 1 集成电路中的隔离技术主要包括哪些？集成电路中的隔离技术主要包括哪些？n n2 CO
28、MS2 COMS集成电路中阱的概念，什么集成电路中阱的概念，什么p p阱阱n n阱和双阱？阱和双阱？n n3 3 典型的双阱工艺流程。典型的双阱工艺流程。n n4 4 双阱双阱CMOS IC CMOS IC 的工艺流程（能简述）。的工艺流程（能简述）。n n5 5 平面双极集成电路中的晶体管主要有哪三种？要能画出平面双极集成电路中的晶体管主要有哪三种？要能画出结构图。结构图。n n6 6 标准埋层双极晶体管工艺流程示。能简述并能画图。标准埋层双极晶体管工艺流程示。能简述并能画图。n n7 7 双层多晶硅自对准发射极和基区接触工艺的过程示意图。双层多晶硅自对准发射极和基区接触工艺的过程示意图。n n8 BiCMOS8 BiCMOS的概念。的概念。53
